VHDL语言在现代数字系统设计中的应用

• 作 者: 吕晓兰
• 机 构: 茂名学院计算机与电子信息学院
• 出 处: 茂名学院学报
• 发表日期: 2006年4期
• 关键词: VHDL 数字系统设计 EDA 仿真 VHDL Digital System Design EDA simulate

VHDL（超高速集成电路硬件描述语言）作为硬件描述语言具有良好的可读性、可移植性和易理解等优点。介绍了VHDL语言及其基本特点和VHDL语言在数字钟设计中的具体应用，在应用VHDL语言进行电路设计的过程中，说明了用VHDL语言设计数字系统的方法，并给出了仿真结果。结果表明，VHDL在硬件设计上是非常有效的，在数字电子电路的设计中硬件描述能力强、设计方法灵活。