基于FPGA的异步FIFO硬件实现

• 作 者: 王宏臣 林咏海
• 机 构: 淮安信息职业技术学院
• 出 处: 电子与封装
• 发表日期: 2006年12期
• 关键词: FPGA 异步FIFO VERILOG TS流数据 FPGA asynchronism FIFO VERILOG TS data

使用FPGA内部资源BlockRam实现异步FIFO，因为未使用外挂FIFO，使得板卡设计结构简单并减少了硬件板卡的干扰，给硬件调试工作带来了方便，也充分体现了FPGA的优势，这种方法对设计异步唧的使用具有很好的借鉴意义。实验通过VERILOG编程实现异步FIFO，对程序进行了功能仿真、时序仿真，并下载到FPGA芯片中进行了硬件仿真，实验结果达到了预期的参数要求，完成了FIFO软硬件设计。