论文部分内容阅读
对全耗尽SOI（FD SOI）CMOS器件和电路进行了研究，硅膜厚度为70nm，器件采用双多晶硅栅结构，即NMOS器件采用P^+多晶硅栅，PMOS器件采用N^+多晶硅栅，在轻沟道掺杂条件下，得到器件的阈值电压接近0.7V,为了减小源漏电阻以及防止在沟道边缘出现空洞（Vosds)，采用了注Ge硅化物工艺，源方块电阻约为5.2Ω/□，经过工艺流片，获得了性能良好的器件和电路，其中当工作电压为5V时，0.8um101级环振单级延迟为45ps.