论文部分内容阅读
物理验证是集成电路设计流程中的一个重要步骤.本文介绍了一款安全SoC(System on chip)芯片物理验证方案,所验证的SoC芯片为300万门量级,包括LDO、OSC、SRAM、eFlash等电路模块.采用Mentor 公司的Calibre 工具进行物理验证,包括DRC(Design rule check)、ANT(Antenna rule check)、LVS(Layout versus schematic),并对存在的问题做了分析处理.Calibre提供丰富的脚本命令和可视化界面,能够快速、高效的定位问题,提高工作效率,缩短了芯片设计的周期.