使用变比例到定比例的方法优化CMOS串联缓冲器链的设计

• 作 者: 张鹏 唐璞山
• 机 构: 复旦大学电子工程系CAD室
• 出 处: 电子学报
• 发表日期: 2000年11期
• 关键词: 串联缓冲器链 时延分析 面积比例优化 CMOS tapered buffer timing analysis arearatio optimization

本文提出了一种新的变化例取定比例（ｖａｒｉａｂｌｅ ｔｏ ｆｉｘｅｄ，ＶＦ）的ＣＭＯＳ串联缓冲器链的设计方法，这种ＶＦ的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响。同时，计算了倒相器的前馈电容对时延的影响，并着重研究了以上因素所导致缓冲器链前几级的特殊性质，并据此提出了一个考虑初始波形的全局的倒相器链的优化方法。对每个倒相器的输出响应，我们提出了一组解析表达式。