IDEA密码芯片的设计实现

• 作 者: 王宇飞 范明钰 王光卫 张九华
• 机 构: 中国航天科工集团第九研究院设计所,电子科技大学计算机科学与工程学院,电子科技大学通信与信息工程学院
• 出 处: 电子科技大学学报
• 发表日期: 2007年S2期
• 关键词: 现场可编程门阵列 国际数据加密算法 模乘 FPGA international data encryption algorithm modulo multi

设计并采用FPGA技术高速实现了IDEA加密算法。根据IDEA算法原理和加解密速度要求,设计了密码芯片的内部模块;并对直接影响加解密速度的模乘运算,提出了一种倒金字塔形累加和动态补偿的模乘结构,利用FPGA技术高速实现了IDEA密码算法。仿真结果表明,采用试模乘结构的IDEA密码芯片能显著提高最大支持系统时钟频率和加解密速率,在33.3 MHz的时钟频率下的加解密速率可达到41.02 Mb/s。