一种低功耗SoC设计中的时钟隔离技术

• 作 者: 周佳筠 沈海斌
• 机 构: 浙江大学超大规模集成电路研究所
• 出 处: 微电子学
• 发表日期: 2006年4期
• 关键词: SoC 时钟隔离 改进时钟隔离电路

在一些复杂的SoC中，往往要使用嵌入式存储器，而双边访问的嵌入式存储器（DARAM）常用于许多低功耗的场合。这样，用时钟的双边沿来控制存储器的读写数据是不可避免的。这种时钟用作数据（clock as data）的情况通常会在SoC设计的逻辑物理综合阶段产生很多时序收敛的棘手问题，时钟隔离电路恰好能解决这个问题。实践证明，这种改进的时钟电路结构大大减少了设计的时序收敛时间和设计流程的复杂度。