CMOS多晶电容工艺误差分析及设计研究

• 作 者: 朱樟明 杨银堂 张春朋 付晓东
• 机 构: 西安电子科技大学
• 出 处: 电子器件
• 发表日期: 2004年1期
• 关键词: 多晶电容 CMOS 工艺误差 共心分布 Poly-silicon capacitor CMOS Technology Errors Common-cent
• 基金项目: 国家高技术研究发展计划(863计划)

研究分析了CMOS多晶电容的工艺误差,给出了氧化硅介质层厚度的梯度误差、边际效应等工艺因素对CMOS多晶电容的影响.基于单位电容的改进设计,给出了CMOS多晶电容阵列的共心设计方法.采用0.6μmCMOS DPDM工艺,实现了基于CMOS多晶电容阵列的开关电容带通滤波器,实验结果表明本文的CMOS多晶电容设计方法具有较高的精度,能直接用于亚微米及深亚微米集成电路设计.