一种用于 FPGA 连线资源测试的配置方法磁

• 作 者: 王香芬 高成 黄姣英 傅成城
• 机 构: 北京航空航天大学可靠性与系统工程学院 北京 100191
• 出 处: 计算机与数字工程
• 发表日期: 2004年期
• 关键词: FPGA 连线资源 XDL BIST 电路配置

FPGA 在实际应用中，故障发生于互连资源的概率远大于逻辑功能块其他故障概率，因而 FPGA 连线资源测试成为保证其在航空航天等领域高可靠性应用的极为重要的手段，对 FPGA 连线资源进行测试，首先要根据所要测的资源来配置电路。传统的基于 HDL 的配置方法存在待测资源不可控的问题，论文以 Xilinx 公司 Spartan‐3系列 FPGA 连线资源为研究对象，提出了一种基于 XDL 的 FPGA 配置方法，并采用 BIST 测试结构，通过 C ＋＋代码方式生成 XDL 程序，实现对 FPGA 有 CLB 的行列双长线资源、有 CLB 的行列智能型长线资源、无 CLB 的行列双长线资源及无 CLB 行列智能型长线资源的测试，为其它测试配置电路结构的设计及其 xdl 程序编写奠定了基础。