论文部分内容阅读
半导体制造工艺的特征尺寸按照摩尔定律在快速缩小,静电放电(ESD,Electro-Static Discharge)伴随着工艺尺寸的缩小越来越严重,已经成为影响集成电路产品可靠性的最重要问题之一。ESD保护电路就是在集成电路输入输出(I/O,Input/Output)引脚加上快速泄放通路,既保证集成电路(IC)功能的正常工作,又能在ESD脉冲到来时快速泄放大电流以保护内部芯片不受损害。好的ESD保护电路可以有效提高集成电路产品的可靠性和稳定性,对集成电路产品有重要意义。
本论文首先对ESD测试模型、测试方法、失效机制及其失效分析技术做了介绍,只有深刻理解了测试模型和失效机制才能采取有效的保护电路设计对集成电路进行保护。其次,对ESD防护电路设计方法做了深入研究。由于ESD脉冲具有很高的电压,超出了现有仿真模型可仿真的范围,加上ESD保护元件常常利用器件内部寄生器件(如寄生二极管、三极管)的雪崩击穿特性或者回扫特性起到泄流作用,因此绝大多数ESD电路无法进行建模和仿真。这给ESD电路设计带来了很大挑战。
本文将防护电路分为I/O到电源和电源间泄流通路两种情况分析。I/O到电源结构有一级结构和改进的二级结构两种,泄流单元主要有二极管,栅极接地NMOS管(GGNMOS),可控硅整流管(SCR)等；电源间泄流电路主要有二极管串联结构,GGNMOS,频率快速反应电路等。在详细分析了防护器件和防护电路优缺点的基础上,本文最后选用了合适的防护电路设计,并将之应用于一个双界面智能卡芯片项目上,测试结果表明,设计达到了预期目标,是一个有效且低成本的设计。
本文的实际意义在于成功在SMIC0.18μm eflash工艺下实现了人体模型(HBM)4000V高压的解决方案,使之不仅提高了双界面智能卡的可靠性,而且较小的面积也降低了双界面智能卡的成本,提高了其市场竞争力。双界面智能卡项目成功流片,ESD测试结果达到要求,验证了方案的有效性和可靠性。