论文部分内容阅读
摘要：现场可编程门阵列(FPGA)是八十年代中期出现的新型可编程逻辑器件。FPGA具有体系结构完整和逻辑单元灵活、集成度高以及适用范围广等特点。它兼容了PLD和通用门阵列的优点,可实现较大规模的电路,编程也很灵活。与门阵列等其它ASIC相比,它又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定等优点,因此被广泛应用于产品生产之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA。通过编程,可以把一个通用的可编程逻辑器件配置成为用户需要的硬件数字电路,从而大大加快电路产品的研发周期,降低研发成本,缩短电子产品的上市时间。其可重配置的灵活能力提供了将同一芯片用到不同领域中去的机会,尤其适用于不断变化的产品开发。高效的CAD系统是使用FPGA的基础。FPGA可编程结构的灵活性,对相应的CAD系统提出了巨大的挑战。布局作为FPGA CAD设计流程中一个重要环节,对最终的布通率和时序都有着重要的影响。FPGA布局软件的实现对整个FPGA CAD流程的运行效率和算法的可扩展性有着不可忽视的影响。在FPGA芯片设计研究上,现有的布局算法日渐成熟,但仍然存在很多问题。布局布线是FPGA芯片设计中最耗时的阶段,能够设计出更加快速、更小面积、时延少、低功耗的算法是学术界研究的热点和趋势。本论文对适用于FPGA的布局算法进行研究,分析了这些算法的基本思想和各自的优缺点。这些算法大多是基于基本布局算法的改进算法。包括以路径时延为优化目标的布局算法：时延驱动的模拟退火布局算法T-Vplace和基于划分的时延驱动布局算法；以运行时间为优化目标的布局算法：Ultra快速布局算法、模拟退火布局算法的并行实现和硬件辅助快速FPGA布局算法[24]；最后介绍了一种减少泄漏能量的布局算法和GASA混合布局法。另外分析了用于量化FPGA布局时间和布局结果质量间关系的方法,这种方法通过给布局算法增加用于时间和质量间平衡的协调参数的方法,对多个布局、布线算法进行研究,确定了对于一个给定的运行时间,需要在质量上做出多大的牺牲。