论文部分内容阅读
调试是微处理器的开发过程中必不可少的阶段。随着嵌入式系统调试技术的发展，片上调试(On Chip Debugging，OCD)因其不占用目标机上的资源、调试环境和程序最终的运行环境一致以及低成本的优势成为主流调试方法。当前绝大多数微处理器厂商都用JTAG调试端口来实现片上调试逻辑。
本文首先描述了SuperV2微处理器的组织结构，它采用超长指令字(Very Long Instruction Word，VLIW)结构和单指令流多数据流(Single-Instruction flow Multiple-Data flow，SIMD)技术，结合了通用微处理器和数字信号处理器的特点，既可以处理大规模的数据，又可以完成复杂的任务管理。但要扩展SuperV2的应用领域，还需使其具备片上调试的功能。本文基于IEEE1149.1标准，针对SuperV2微处理器的体系结构，在其内部实现在线仿真(In-Circuit Emulator，ICE)单元，并对SuperV2的部分控制逻辑做相应改动，使得修改后的SuperV2微处理器能支持预设断点、单步执行以及访问处理器内部寄存器和存储单元的调试操作。
由于不同的微处理器之间结构的差异很大，不利于重复使用调试硬件逻辑(即片内ICE)，导致额外的人力资源和开发时间的浪费。本文研究了调试逻辑的可重构性，设计了一种具有良好移植性的低成本调试模块，在RTL级经过较少的修改即可与多种不同结构的微处理器核集成，支持片上调试的操作。为了弥补片上调试技术的实时性，本文在这种可重构的调试模块内增加了一个跟踪单元，用于实时地址跟踪，将微处理器的地址信息压缩后送到片外，方便开发人员对微处理器的观察和分析。
对于具有多个微处理器核的片上系统而言，片上调试技术面临新的挑战。本文总结了多核的片上调试操作面临的困难，概述了多核调试结构必须具备的条件。详细讨论了几种已有的调试结构，并针对一种可行的多核调试方法展开深入的研究，分析了它与单核调试软件的兼容性，探讨了在并发多核调试操作时软硬件的协同工作。