低信噪比MIMO通信平台的设计与实现

• 作 者: 金鑫
• 机 构: 北京邮电大学
• 出 处: 北京邮电大学
• 发表日期: 2015年01期
• 关键词: 低信噪比 MIMO收发端 硬件平台 FPGA实现

MIMO (Multiple Input Multiple Output)通信系统利用空间资源,通过空间复用技术和空间分集技术等,在不增加发射端总的发送功率和所占系统带宽的前提下,很好的提升了无线通信系统的频带利用率,提高了系统容量,在无线通信的各个领域得到了广泛的应用。本文主要研究了MIMO通信系统的基本原理,包括发送端以及接收端的技术,如空时编码,捕获同步等。对比MIMO通信平台的国内外发展现状,设计并制作了基于FPGA. DSP的硬件MIMO通信平台,在硬件平台上用Verilog实现了模块并测试通过。首先,文章对MIMO通信系统的基本理论进行了研究,包括系统模型、信道容量、空时编码等。从系统的模型出发,阐述了MIMO系统的信道容量,对比分析了三种空时编码及各自对应的优缺点,最终选择译码器设计简单,可获最大分集增益的空时分组码(STBC)。其次,从收发两端,设计了MIMO平台的方案,并分析了格雷序列的抗噪声性能以及生成方式。发送端包括数据采集、Turbo编码、QPSK映射、重复、STBC、成帧、成型滤波、中频调制等模块,分别给出了主要原理及实现的方案。在接收端,针对同步需要在较大信噪比跨度下实现的要求,根据迟门、早门、中门的值的自适应门限以及环路滤波器设计,通过相对阈值与绝对阈值的结合、高精度样值调整,实现精确的捕获同步。参考系统设计方案,设计制作基于FPGA、DSP的硬件MIMO通信平台。从芯片选型、电源管理、时钟规划到整体接口设计,完成系统的所有原理图、部分PCB绘制；开展了硬件电路调试工作,完成所有底层驱动及接口的调试,包括RapidIO、千兆网口、DDR3等。在硬件平台调试完成后,在FPGA上实现基于Verilog的收发端模块,经过测试验证,系统发端中频频谱正常,接收端可以实现在-30db的低信噪比条件下实现同步捕获。