论文部分内容阅读
随着视频传输系统的高速发展，低压差分信号LVDS（Low Voltage Differential Signal）作为高速、串行的视频接口技术在视频传输领域得到广泛的应用。但是LVDS视频接口具有开放性，众多的芯片制造商都推出了基于LVDS接口的发送和接收芯片，种类繁多且输出格式不统一，给作业人员对电视机主板的测试过程带来了极大的不便。基于TMDS（Transition Minimized Differential Signaling）技术的HDMI（High Definition Multimedia Interface）具有良好的兼容性，可以传输不经压缩的全数字音频/视频信号，在消费电子领域音视频传输接口方面占据着统治地位。目前，市场上多采用专门的解码芯片将LVDS差分信号转换为RGB数据，并通过VGA模拟视频接口进行输出，但是解码芯片只能对低速率的LVDS视频信号进行转换，当数据速率超过阈值后转换出来的图像就会发生失真。
本文在上述背景之下，设计了一款基于FPGA和DDR3SDRAM的电视机主板测试系统。系统采用ARTIX-7系列的XC7A100T-2FGG484I芯片作为核心处理器，以2片DDR3SDRAM芯片作为数据缓存器，以不同输出格式以及不同分辨率的LVDS/MINI-LVDS视频驱动板作为系统的输入，以HDMI2.0接口作为系统的输出。在硬件电路搭建完成之后，通过Verilog HDL编程将不同格式、不同分辨率的LVDS/MINI-LVDS视频信号解串为通用处理器可识别的标准的RGB数字信号，并在帧同步信号的控制下，对RGB数据以及时序控制信号进行DDR3SDRAM的缓存，在HDMI接口TMDS通道编码模块中，对读出的RGB数据编码成最小变换差分信号TMDS，并通过HDMI2.0接口输出。在此过程中，主要实现了以锁相环PLL为主的片上时钟系统的设计；对多路高速串行的差分信号进行采集；利用FPGA器件原语对串行的数据并行化处理；数字图像的帧同步处理；DDR3SDRAM存储控制器的设计；乒乓读写操作的实现；镜像图像反转操作的设计以及8B/10B编码等。
通过ModelSim对Verilog HDL逻辑设计进行验证，利用ChipScope以及示波器等工具对系统进行调试，最终结果通过显示终端进行实时显示。结果表明，系统的软硬件可以将不同格式、不同分辨率的LVDS或MINI-LVDS视频信号转换为TMDS视频信号，并通过HDMI2.0接口输出，提高了作业人员对电视机主板测试的效率，降低了企业的测试成本，达到了预期的设计目标。
本文在上述背景之下，设计了一款基于FPGA和DDR3SDRAM的电视机主板测试系统。系统采用ARTIX-7系列的XC7A100T-2FGG484I芯片作为核心处理器，以2片DDR3SDRAM芯片作为数据缓存器，以不同输出格式以及不同分辨率的LVDS/MINI-LVDS视频驱动板作为系统的输入，以HDMI2.0接口作为系统的输出。在硬件电路搭建完成之后，通过Verilog HDL编程将不同格式、不同分辨率的LVDS/MINI-LVDS视频信号解串为通用处理器可识别的标准的RGB数字信号，并在帧同步信号的控制下，对RGB数据以及时序控制信号进行DDR3SDRAM的缓存，在HDMI接口TMDS通道编码模块中，对读出的RGB数据编码成最小变换差分信号TMDS，并通过HDMI2.0接口输出。在此过程中，主要实现了以锁相环PLL为主的片上时钟系统的设计；对多路高速串行的差分信号进行采集；利用FPGA器件原语对串行的数据并行化处理；数字图像的帧同步处理；DDR3SDRAM存储控制器的设计；乒乓读写操作的实现；镜像图像反转操作的设计以及8B/10B编码等。
通过ModelSim对Verilog HDL逻辑设计进行验证，利用ChipScope以及示波器等工具对系统进行调试，最终结果通过显示终端进行实时显示。结果表明，系统的软硬件可以将不同格式、不同分辨率的LVDS或MINI-LVDS视频信号转换为TMDS视频信号，并通过HDMI2.0接口输出，提高了作业人员对电视机主板测试的效率，降低了企业的测试成本，达到了预期的设计目标。