论文部分内容阅读
移动通信和高速数字系统的发展以及深亚微米工艺技术的应用推动着SoC(SystemonChip)技术快速发展并且日趋成熟。SoC对高速度的需求使它们无法接受对片外存储器的访问而只能使用嵌入式存储器。市场对SoC的巨大需求一直驱动着人们研发更先进的嵌入式存储器。目前实现嵌入式存储器的主要技术就是SRAM(StaticRandomAccessMemory)。不同的系统对SRAM的容量、速度、面积等参数的要求各不相同，电子产品快速的更新换代又不允许SRAM设计周期过长。在这种形势下，SRAM编译器，作为一种能够根据用户自定义参数快速生成SRAMIP的技术，受到了研究开发人员的广泛重视。
本文详细地阐述了一个SRAM编译器的设计和开发过程。整个项目分为编译器物理库建设和编译器软件开发两大部分。在物理库建设方面，作者提出了在进行版图单元划分时应充分考虑其功能的相对独立性这一概念，使得编译器不仅能产生需要的SRAMIP，而且可以用来验证最新设计的SRAM功能电路。作者对整个SRAM版图的重复性区域和非重复性区域都提出了完整的分割提取方案，并基于这种方案建立了可靠的编译器物理库。在编译器软件开发方面，作者提出了层次化拼结的思想，对各个层次的版图拼结方式都给出了明确方案，并用SKILL程序实现了这些方案。
本文中设计的SRAM编译器能依据用户指定的参数正确无误地自动生成用户需要的SRAM版图。使用该编译器生成的规格为1024×8bit的SRAM版图面积为614.5um×921.2um，在40MHz频率下测得的存取时间为5.7ns，最大工作频率为72Mhz。本文对加速数字电路后端研发工作的自动化有着重要的意义。