论文部分内容阅读
随着高速混合信号电路的发展，信号的时序对整体系统日渐产生着至关重要的影响。因此，设计电路时可添加延时单元，用来产生或补偿路径间的延时差异，以实现特定的性能要求。在时间控制阵列系统中，调节不同路径的延时可以改变天线信号的传播方向，从而改善系统的收发性能;在压控环形振荡器中，则可以通过左右延时以改变振荡频率;在延时锁定环中，延时单元不仅可以产生同一时钟的不同相位，而且是生成反馈信号、决定环路锁定的重要部件;在前馈/决策反馈均衡器中，延时单元用作产生一组输入信号的延时信号，通过对其赋予不同的权重，可以较好的恢复出失真前的信号。总之，延时单元的应用十分广泛，不同的应用对其也有着不同的性能要求。 本文设计了一种应用于高速信号的精确短延时电路。该延时电路由一个用于控制的延时锁定环和四条环外延时线组成。延时锁定环包括电平转换器、鉴相器、电荷泵、环路滤波器和级联的压控延时单元，它将参考信号与输入信号间的延时差转换为控制电压，控制延时单元以实现精确延时。环外延时线的基本延时单元由两级级联的NMOS反相器与可控延时负载构成，实现了较小的延时和较大的输出摆幅;对于固定的参考信号时间差，环路锁定时，环路控制电压基本恒定，可用来控制环外延时单元，使环内外单元延时保持一致，从而实现精确控制。 该高精度短延时电路用TSMC0.18μm RF/MS CMOS1P6M工艺实现，芯片面积为676×600μm2，并进行了流片和测试。测试结果表明该延时电路可以工作在3GHz频率下，压控单元的延时为31.2-35.3ps，环路锁定下单元延时约33ps，输出信号范围为0.4-1.8V。电压1.8V时，测得的电路整体功耗为123.66mW，满足设计指标要求。本文的研究与设计对后续精确短延时电路的设计和应用具有一定的意义。