论文部分内容阅读
随着材料技术和微电子技术的发展，红外焦平面阵列探测器技术的发展同新月异，探测器类型越来越多，结构越来越复杂，性能越来越高。在提高探测器性能本身的同时，提高其驱动电路的性能，简化电路结构也成为重要的课题。本课题针对时间延迟积分(TDI)探测器，采用可编程ASIC与EDA技术，设计了高可靠性、高易用性、灵活性的焦平面驱动电路。
该电路在硬件电路设计方面，采用CPLD作为时序逻辑控制芯片，简化了电路设计，减少了电路板的面积，采用在线编程技术(ISP)，提高了系统的灵活性、稳定性和可维护性。采用EDA可测性设计，通过“自顶向下”的设计方法，在设计早期发现结构设计中的错误，提高设计成功率。
通过该电路的设计，为满足焦平面测试系统对复杂时序编写的灵活性，在探测器研制阶段为实际测试带来方便。在对电路稍加改动后也能使用于其它类型线列焦平面探测器的驱动。