论文部分内容阅读
当今世界微电子技术和IT技术的发展日新月异，信息技术已广泛地渗透到社会生活的各个领域，在经济和社会发展中发挥着越来越重要的作用。作为信息技术领域发展的分支——智能卡即IC(Integrated Circuit)卡的出现，就以其超小的体积、先进的集成电路芯片技术以及特殊的保密措施和无法被破译及仿造的特点，颇受人们的青睐，这种将微电子技术和计算机技术结合在一起的精灵，提高了人们生活和工作的现代程度。 本文首先介绍智能卡通信系统的基本架构和相关协议，说明了读卡器芯片的主要功能和需求。接着调研市场，提出本文中支持ISO/IEC14443 Type-B协议的读卡器芯片的功能和特点，从而完成对系统架构的定义和模块的划分。 接下来，具体描述了本文中重点模块的设计方案及其具体实现，完成了读卡器芯片的模块接口设计和功能设计。根据模拟电路和实际情况，否定了最初的基于时间测量方式的BPSK解调方式，提出了适应本设计中符合ISO/IEC14443Type-B协议要求的数字锁相环加帧解析模块来共同完成解调的方法。在数据存储模块设计过程中，又从系统设计的角度出发，采用乒乓BUFFER和同步FIFO(First In First Out)的结构替代了最初的异步FIFO，提高了稳定性，降低了复杂度，完成了芯片核心部分的设计实现工作。 最后，对采用Verilog HDL代码实现的电路如:SPI（Serial PeripheralInterface）接口模块、FIFO模块、FSM(Finite State Machine)模块以及数据收发模块，在Linux下的仿真工具NC Verilog下进行仿真，并且采用Xilinx的FPGA(Field Programmable Gate Array)开发平台与MSP430控制器芯片建立读卡器的FPGA平台，与智能卡实现完整通信，从而对整个读写器芯片进行原型验证。在TSMC(Taiwan Semiconductor Manufacturing Company)0.35工艺下投片量产，对出厂的芯片完成测试，基本达到了设计的预期要求。 本课题的研究设计最终达到量产的要求，性能稳定，可应用于身份证验证识别，智能卡交易通信等各类智能卡读卡器系统。