论文部分内容阅读
CMOS图像传感器(CMOS Image Sensor, CIS)被广泛应用于移动电话、视频监控和汽车电子等领域，而模数转换器（Analog to Digital Converter, ADC）是CIS的主要组成部分，因此，如何设计低功耗的ADC成为了CIS设计的热点和难点。 针对CIS中ADC的高速、低功耗和高精度要求，本文重点研究低功耗流水线ADC的新结构和电路设计。基于0.13 um CMOS工艺，采用每级1.5比特的流水线结构设计了一种10 bit40 MS/s ADC电路。该电路采用逐级递减和下极板采样技术，有效地降低了电路规模和功耗，电路面积为1250 um*285 um，后仿真显示，DNL为0.74 LSB/-0.65 LSB，INL为0.92 LSB/-0.85 LSB。测试结果显示，ADC的性能达到设计指标。 为了进一步降低ADC电路的功耗，基于0.18 um CMOS工艺，采用逐次逼近寄存器(Successive Approximate Register, SAR)辅助的流水线结构设计了一款10 bit40MS/s ADC电路。该电路由采样保持器和四级流水线组成，首级为2.5 bit，第二、三级为1.5 bit，第四级采用了一个6 bit异步SAR ADC，电路面积为745 um*282 um。后仿真显示，DNL为0.58 LSB/-0.33 LSB，INL为0.56 LSB/-0.55 LSB，输入奈奎斯特频率(19.94 MHz)时，ADC的无杂散动态范围为64.9 dB，信号噪声失真比为57.8dB，有效位数为9.31 bit。 本文主要的创新点如下: 1、提出了一种新的采样保持放大电路（Sample and Hold Amplifier，SHA）。该电路采用了全周期工作的开关电容共模反馈结构，使运放能在采样和放大时工作于不同共模电平。与传统的SHA相比，所提出的结构可以调节增益，同时具有电平移位(Level Shifting)和自动消除运放输入失调的功能。 2.提出了一种全差分环形放大器(Ring amplifier)电路并基于所提出的放大器设计了一种余量增益电路(Multiplying Digital to Analog Converter, MDAC)。与传统环形放大器相比，所提出的全差分环形放大器具有更好的共模抑制(Common ModeRejection，CMR)、偶次谐波抑制和电源抑制(Power Supply Rejection，PSR)特性。 3.提出了一种基于反相器（Inverter-based）的全差分高增益放大器电路。相比于传统的跨导运算放大器（Operational Transconductance Amplifier，OTA）结构，所提出的放大器功耗更低、面积更小、速度更快。利用该结构并结合相关电平移位技术(Correlated Level Shifting，CLS)设计了一种1.5 bit/stage的余量增益电路，使输出电压的增益误差小于0.1％。 4.提出了一种混合型流水线ADC结构，采用6 bit的异步SAR ADC取代了传统的1.5 bit流水线，并在SAR中采用了改进的单调开关时序，减少了比较器输入共模电平的变化，从而提高了系统的线性度，同时进一步降低了功耗。