论文部分内容阅读
半导体工业的蓬勃发展得益于MOS器件特征尺寸的不断缩小。然而，器件缩小到纳米尺度后，传统的平面MOS器件出现了一系列问题，诸如泄漏电流增大、亚阈值特性退化、载流子迁移率降低、寄生效应影响加重等等，使得器件很难满足电路的要求。因此，人们对器件的结构进行改革以提高栅控能力，提出了多栅器件（包括平面双栅、FinFET、三栅和围栅器件等）。 随着CMOS技术的不断发展，目前已经进入到多栅器件时代。而多栅器件尺寸按比例不断缩小下去，会逐渐发展成围栅硅纳米线器件（围栅结构与纳米级沟道结合）。相对于其它多栅器件而言，围栅硅纳米线器件具有更好的栅控能力，对短沟效应的抑制作用更强，并且具有准弹道输运特性，因此其本征特性更加优越。这会给器件提供更大的设计空间，亦即，其参数的设计窗口更大，使得器件尺寸缩小后对工艺技术的要求放宽，更有利于大规模集成。因此，围栅硅纳米线器件被认为是技术代末端的优选器件结构。 近年来，一些研究组针对围栅硅纳米线器件展开了研究，实验上证明了该器件具有很好的本征特性。并且，目前有一些关于该器件的电路应用报道，主要集中于数字逻辑电路和存储器领域。但是，所报道的基于围栅硅纳米线器件的电路性能都不太理想。因此，本论文以围栅硅纳米线器件为研究对象，为了将其优势充分发挥到电路领域，并且进一步探索和最大限度地挖掘该器件在技术代末端的性能潜力，从以下几个方面进行了深入的研究和讨论。 首次实验上通过对比验证了围栅硅纳米线器件数字特性和模拟特性的优越性。通过将所制备出的围栅硅纳米线器件与所报道的FinFET和传统平面器件的性能进行对比，更好地验证了围栅硅纳米线器件具有优越的数字特性和模拟特性。 首次研究了围栅硅纳米线器件在高性能数字电路领域的应用潜力。在完善器件集约模型的基础上，提出一种设计优化方法，将电路性能（包括延迟、功耗、版图面积等）作为目标函数或约束条件，对器件的关键参数（包括工艺参数和版图参数）进行最优化设计，最大限度地抑制了寄生效应的影响。得到了“功耗驱动”设计和“面积驱动”设计时电路性能的Pareto最优曲线以及最优化参数向量，为纳米线数字电路设计提供有效指导。首次展示出围栅硅纳米线器件在十纳米尺度高性能数字电路领域是颇具潜力的。 首次针对围栅硅纳米线器件在模拟/射频领域的性能潜力进行了系统的研究和讨论。研究了该器件的寄生效应、量子效应及工艺涨落对其模拟/射频特性的影响。提出了一种兼顾寄生效应和工艺涨落的设计优化方法，使得考虑寄生效应影响并且所有涨落源在各自涨落区间内变化时，器件性能的均值达到最优。利用该方法分别对传统平面器件和围栅硅纳米线器件进行最优化设计，并将最优化结果进行了比较。结果表明，经过优化的围栅硅纳米线器件的高频特性参数能够高于最优化的传统平面器件，10nm技术节点下其截止频率(fT）和最大振荡频率(fmax)高达1200GHz以上，跨导效率（gm/Id）和本征增益(gm/gds)甚至高于45nm栅长下最优化的传统平面器件（一般而言，器件栅长减小时，亚阈值斜率退化并且沟长调制效应更加明显，导致器件的gm/Id和gm/gd。严重退化）。首次揭示出围栅硅纳米线器件在极小尺寸下更加适于模拟/射频领域的应用。 首次研究了围栅硅纳米线器件在技术代末端的性能优势。将FinFET器件作为比较对象，在考虑寄生效应影响的情况下，将围栅硅纳米线器件和FinFET器件的性能潜力进行了对比。在不同栅长下，利用前面所提出的设计优化方法，分别对两种器件所构建的数字电路以及模拟/射频特性进行最优化设计，使其达到各自的最优状态，然后进行比较。相对于最优化的FinFET器件，围栅硅纳米线器件在数字电路应用方面更具潜力，其模拟/射频特性更具优势，并且其关键参数的设计窗口更大。因此，进一步展示出围栅硅纳米线器件在技术代末端成为主流器件的广阔前景。 通过以上研究，本论文充分挖掘出围栅硅纳米线器件的性能潜力，为其在技术代末端迈向实际应用奠定了基础。