论文部分内容阅读
与数字系统工艺兼容、功耗面积等指标优化的高性能模数转换器(A/D)是片上系统(SOC)中非常重要的单元。基于标准CMOS工艺的高速、高分辨率、低功耗的A/D转换器的研究正日益受到重视。流水线结构A/D转换器的优越性是在保证高速工作的同时，可实现8位以上高分辨率，并且大大减少了比较器个数，从而减少了面积，降低了功耗。针对上述需求，该论文完成了1.5比特/每级流水线结构A/D转换器的单元电路设计。
本文主要深入进行了以下几方面工作：设计了适合本课题性能要求的折叠级联(folded cascade)跨导运算放大器(OTA)；采样保持电路设计采用了电容底极板采样技术，有效地避免了电荷注入效应引起的采样信号失真，而且消除了时钟馈通效应的不良影响；设计了一种动态比较器来提高速度和降低功耗。
本文中的电路均是基于5V单电源供电的CMOS工艺，并利用Spectre模拟软件，采用CSMC 0.6μm CMOS双多晶双金属工艺模型进行了模拟仿真。结果表明，运放的开环增益为74dB，相位裕度为50度，单位增益带宽为50MHz。采用该结构可实现9级10位分辨率，采样频率为2M的流水线型模数转换器。
此外，本文还设计了一款家电类控制芯片-多士炉(面包烤箱)控制器专用芯片。芯片内部包括震荡电路、逻辑控制和分频电路三个模块，芯片功能主要实现多士炉的烘烤定时控制。芯片采用0.5μm CMOS工艺进行设计，是一款数模混合芯片。论文给出了芯片的全部设计方案与仿真结果，并对最终流片后的芯片进行测试，结果表明设计芯片可以实现所需功能并稳定工作，是一个确实可行的ASIC设计方案。