整数DCT变换IP软核设计与验证

• 作 者: 万文涛
• 出 处: 华中科技大学
• 发表日期: 2007年期
• 关键词: 整数DCT变换(ICT) IP核 FPGA AVS

随着互联网和多媒体技术的进步,信息技术得到了飞速的发展。随着人们追求更高质量的多媒体信息,信息的传递受限于信息传输线路的带宽,大容量的信息往往无法及时传递;信息的存储受限于存储设备的容量。出于产权的原因,必须开发具有自主知识产权的诸如AVS这样的标准,来满足越来越高的对视频图像压缩的需要。论文以基于AVS的整数DCT变换IP核设计为目标,主要进行了两方面的工作:一方面是整数DCT变换的算法研究与IP核实现;另一方面是整数DCT变换IP核的FPGA验证。论文首先对整数DCT变换常见快速算法进行了分析,得出了基于类DCT矩阵进行变换的整数DCT变换较其它的快速算法更适合硬件实现。另外,同样是整数变换,8×8的变换矩阵在视频图像压缩方面比4×4的变换矩阵有更好的去相关性能,同时又具有完全的自主知识产权,所以本文重点研究了8×8的整数DCT变换矩阵的结构和特点,将矩阵变换转换为运算单元可重复使用的数乘运算,提出了仅用21次加法运算和5次移位运算就可以实现1-D整数DCT变换的硬件结构。在此基础上,分析了基于行列分离方案实现2-D整数DCT变换的硬件结构。然后利用Verilog HDL硬件描述语言开发了RTL级代码,并进行了功能仿真,仿真结果证实了设计的正确性。最后本文根据IP软核设计要求,将1-D整数DCT IP软核在Xilinx公司的VirtexII系列FPGA上进行了综合,并利用ISE 8.1软件的强大功能采用时序逼近的设计方法进行了性能提升,完成了DCT IP软核的FPGA验证。论文的研究成果为进一步开发IP核库奠定了良好的基础。论文最后,给出了全文研究工作的总结,并对未来的工作进行了展望。