论文部分内容阅读
多核处理器的内存系统对于提高多核处理器性能与可扩展性有重要作用。随着集成电路芯片规模的增长和工艺的细化，内存系统面临着诸多因素如芯片可靠性以及功耗等方面限制的挑战。一方面，可靠性问题影响整个多核处理器片上缓存或片上互连的工作稳定性，而三维集成新工艺和近阈值计算新模型又使得这一问题更为严重。另一方面，多核处理器系统的能耗问题通常与可靠性问题息息相关，为了保障芯片在功耗限制下稳定工作的能力，多核处理器需要多角度的低功耗技术支持以减少系统能耗，其中，内存系统特别是主存作为多核处理器系统能耗的重要源头，其能效水平直接关系到多核处理器的系统级能效水平，高能效的主存设计技术对于高可靠、低功耗的计算系统非常重要。 本文分别针对片上缓存及互连的可靠性问题以及主存系统的能效问题展开研究，并取得了如下研究成果: 1.提出了一种面向多核处理器片上静态非均匀缓存架构的故障容忍方法，能够屏蔽缓存故障节点，并有效提升故障系统的性能。针对多核处理器片上静态非均匀缓存架构节点级故障，本文首先提出了一种地址重映射方法，通过支持片上路由的通信节点重映射，将一个被系统屏蔽的缓存故障节点映射到另外一个健康节点中去，从而使得故障缓存所关联的物理地址空间可以在片上缓存的其他位置中访问到。为了在节点重映射方案中，找到一个最佳缓存空间利用率的映射结果，本文进一步提出了一种基于栈距离分析的最小化访存冲突的节点重映射算法，通过栈距离分析模型评估不同映射方法对缓存缺失率的影响，结合匈牙利方法搜索最佳故障节点到健康节点的映射结果。在全系统模拟器故障注入实验中的评估表明，相比已有容错技术，本文提出的节点重映射方法可以在不同的故障类型与分布密度下取得最高16％的性能提升。 2.提出了基于硅基光通信的新型DRAM主存设计方法，能够显著减少访存的动态功耗并且大幅度提升主存系统能效。本文提出了一种采用硅基光通信互连的DRAM主存架构。通过分析传统电连接DRAM内存组织形式的特点，发现了光通信的背景下，DRAM带宽利用率低下的关键原因，即DRAM本身受限于芯片引脚数目的访存机制。针对传统架构的特点，本文首先提出采用光通信的密集波分复用技术增大主存互连的位宽，并且通过波长互不干扰的特性使得主存芯片具有独立响应请求的能力。其次，本文提出了超块预取方案，通过多波长并行数据传输，将DRAM访存操作中激活的整行数据页一次性通过波分复用传输到片上，从而提高访存局部性以及动态能耗的利用率。最后，提出了基于波长分配的页折叠方法，根据并发应用的不同访存特性，结合数据映射，将不同程序的工作集在内存芯片中隔离开来，并且根据波长分配使得不同应用都具备最优的数据预取尺寸。实验采用全系统模拟器仿真主存系统性能，在真实基准程序应用下，硅基光通信内存相比传统电连接内存，平均减少了69％的多核处理器缓存缺失率，并且提升bank激活能量利用率69％以上，有利于内存系统能效提升。 3.提出了一种提高硅通孔(TSV)利用率的三维片上网络设计方法，增加TSV的冗余度，提高了TSV互连可靠性，并减少芯片面积开销。本文针对多核处理器三维集成电路片上互连中硅通孔连线(TSV，Through Silicon Via)利用率过低的现象，提出了一种高垂直带宽利用率的三维片上网络的设计方法。在TSV作为网络垂直连线的数据传输特征分析基础上，本文的方法支持片上网络路由器分时纵向垂直TSV簇，以不影响路由算法、网络拓扑为前提，以极小的系统性能为代价，大幅度提升了TSV簇的利用率，从而节省了TSV的平面面积开销，同时使得TSV冗余度增加，加强了互连可靠性。此外，本文分析了不同共享参数对TSV利用率以及系统性能的影响，并提出了基于遗传算法的设计空间搜索算法，搜寻TSV效益(TSV-Effectiveness)最高的三维网络设计方案。片上网络模拟以及全系统模拟两种实验结果表明，本文提出的TSV共享的网络设计方法相比串行化节省TSV的方法，平均提升了31％的吞吐量，并降低了34％的零负载延迟。