论文部分内容阅读
随着微电子技术发展，SOI技术已由特种抗辐射应用扩展到射频功放，开关等领域。SOI LDMOS凭借速度快、线性度好、与CMOS工艺兼容及全介质隔离等特性而成为最常用的功率器件之一。决定SOI LDMOS性能的主要参数包括比导通电阻(Rsp)和击穿电压(BV)，二者相互制约，需要设计过程中加以平衡。SOILDMOS的导通电阻主要由源漏电阻(Rsd)，沟道电阻(Rch)以及漂移区电阻(Rdr)组成。减小Rch及Rdr是降低SOI LDMOS导通电阻的关键。本文提出了具有新型栅极、场板、漂移区的SOI LDMOS结构来降低Rch和Rdr。并基于德国Juelich研究中心的SOI CMOS工艺对相应新型SOI LDMOS进行了流片，测试结果与设计目标相符。 为了减小沟道电阻，提出一种多栅SOI LDMOS(MG-LDMOS)结构。将常规SOI LDMOS(C-LDMOS)的长栅分裂成多个短栅结构，在相邻短栅之间进行与漂移区相同类型的重掺杂，通过在沟道中引入多个重掺杂区实现对沟道表面势能的调制，使得电子更容易通过沟道到达漂移区，降低沟道电阻。Sentaurus数值仿真与流片实验结果表明， MG-LDMOS耐压能力与C-LDMOS相比未退化。测量结果显示，四栅结构LDMOS导通电阻降低了19.2％，峰值跨导提高了30.5％. 为了减小漂移区电阻，提出一种基于场板技术的嵌入式多指栅场板SOILDMOS(BFG-LDMOS)结构。将C-LDMOS的场氧化层中嵌入多指型多晶硅场板，关态时每个栅场板边缘将在漂移区中引入一个新的电场峰，平滑整个漂移区的横向电场分布:在开态时多指栅场板积累漂移区载流子，减小Rdr。流片结果表明，与同尺寸C-LDMOS相比，BFG-LDMOS的击穿电压提高13.6％，峰值跨导增加14.4％，导通电阻降低24.4％. 为了减小器件的元胞尺寸进而降低比导通电阻，提出一种沟槽栅SOI LDMOS(TGSP-LDMOS)结构。多晶硅栅极掩埋在漂移区表面的介质沟槽内。介质沟槽的设计延长了漂移区的长度、调整了漂移区电场分布、降低了器件的尺寸和比导通电阻。延伸至BOX层的源极场板不仅增强了RESURF效应，同时还起发挥隔离作用。当器件元胞尺寸3μm时，TGSP-LDMOS的击穿电压达到111V，比导通电阻0.87mΩ·cm2。与相同击穿电压的C-LDMOS相比，比导通电阻下降63.8％。 设计一种将高介电常数HfO2作为栅介质和场氧的新型SOI LDMOS高压器件结构。HfO2栅介质在保持相同阈值电压条件下，提高沟道掺杂浓度进而降低穿通击穿的可能、有利于短沟、高宽长比器件的设计;HfO2作为场氧化层显著增强栅场板对漂移区载流子的积累作用，有效降低导通电阻。另外，提出由HfO2，Si3N4及SiO2组成的复合介质阶梯场板SOI LDMOS结构，获得了更均匀的漂移区电场分布，在提高器件击穿电压降低导通电阻的同时，使得工艺更容易实现。