论文部分内容阅读
技术的飞速发展把芯片设计带入了十亿级晶体管的领域，这意味着单个芯片中可集成更多的IP核。而随着芯片中IP核的增多，以片上总线为通讯方式的片上系统(SoC)设计方法将不再满足设计要求。这时，片上网络(Networkon Chip，NoC)作为一种新的解决途径被提出来了。片上网络的可升级性(scalable)和易扩展性很好地满足了新设计的要求。片上网络逐渐发展成为片上总线之外的一种新的通信结构。总的来说，片上网络的复杂程度(complexity)是由三方面的因素所表征，也即网络拓扑结构、路由算法以及交换技术。而这一切将体现在片上路由节点中，本文正是围绕着片上路由节点的设计做了以下工作：
(1) 阐述了片上网络设计中所要考虑的各方面，对各种不同应用的策略进行了分析比较，得出适合片上网络设计的方案，规划出本文的设计方向。
(2) 设计并实现2级流水线的基于2D Mesh拓扑结构、XY维序路由机制的虚拟通道路由节点。在讨论分析拓扑结构、路由技术，流控机制的基础上，构建了设计架构，阐述了设计细节。
(3) 搭建了一个用于网络验证的测试平台。NoC是一个弹性的、可延展性的芯片微网络，网络的吞吐率和延迟是两个主要性能指标。在分析片上网络的特点的基础上，搭建了网络性能测试的平台，用此平台对本文设计的路由节点进行了验证及性能分析。
通过验证，得出本文所设计路由功能设计的正确性。同时搭建一个针对有本文所设计的路由节点组成的片上网络的验证平台，通过此平台，验证了网络的稳定性以及描述出所设计片上网络的性能特点曲线。本文的工作虽然还不全面，但为后续的诸如片上网络的资源及功耗分析，以及设计更复杂的功能(如QoS(Quality of Service)和容错)做了些前期准备和探索，为后续的研究打下了坚实的基础。