论文部分内容阅读
由于越来越低的供电电压与深亚微米效应的影响，对于锁相环的性能提出了更高的要求。对于经典结构的锁相环，分频系数对环路带宽和环路稳定性影响很大，而工艺的偏差以及温度变化也会影响环路的工作状态，这样，想得到一个宽频率范围,低噪声的时钟信号变得非常困难。自偏置锁相环便是一个比较有代表性的解决方案。本文着重研究了自偏置锁相环的环路参数设计，环路稳定性分析，以及如何实现其性能优化，并采用中芯国际55nm低漏电数字逻辑工艺进行硅验证。在环路参数设计方面，本文分析了环路参数由于工艺，电压和温度等条件的变化对整个环路稳定性的影响，并在此基础上，提出了基于稳定性优化的环路参数设计方法。在具体的电路实现上，详细论述了各个模块的实现方法。研究了自偏置环路的实现方式存在的问题并提出了相应的改进方案，并研究分析了差分电压控制振荡器的电路结构。通过理论分析，仿真，硅验证以及最终得到的测试结果，验证了本文提出的设计方案。本文的内容包含以下几部分：1.首先分析了经典结构锁相环的电路模块功能，包括鉴频鉴相器（PFD），电荷泵（CP），压控振荡器（VCO）和低通滤波器（LPF）,然后对各模块功能进行了分析。包括各个模块的功能，各种非理想因素的环路噪声的贡献以及噪声传输函数的计算与分析，最终得到其噪声传输特性。2.对锁相环整个环路进行分析，锁相环设计两个重要的参数：环路带宽ωn和阻尼系数ζ，分析这两个参数对环路性能的影响，以及如何利用各种电流，电压转换来消除制程，温度和电源电压的影响，这也是自偏置锁相环的设计基础。3.深入分析自偏置锁相环的工作原理，设计思想与实现方法。对于环路设计，利用电路技术来实现锁相环的ωn/ωref和ζ与工艺，电源电压和温度无关；对压控振荡器设计，采用了对称负载型延迟单元，这种结构可以实现线性的V-I特性，可以保证压控振荡器输出频率增益的一致性。4.本文中提出的芯片设计由中芯国际55nm低漏电数字逻辑工艺制造，芯片采用1.2V单电压供电，频率输出范围是0.5GHz～1.5GHz，工作电流为4.2mA，芯片面积为260um*280um。经测试，均方抖动为3.8ps,峰-峰值抖动25ps。