一种通用FPGA配置数据流压缩与解压缩系统的研究

• 作 者: 刘仕东
• 机 构: 哈尔滨工业大学
• 出 处: 哈尔滨工业大学
• 发表日期: 2011年期
• 关键词: 现场可编程门阵列 配置文件 数据流 无损压缩算法 解压缩系统

近年来,随着现场可编程门阵列(FPGA)的出现,可重构系统得到了广泛的应用。然而,随着FPGA规模的不断扩大和可编程资源的不断丰富,配置文件规模相应增大,导致配置时间增加。而压缩配置文件,减小配置文件的规模,能够缩短配置时间。本文基于配置文件的压缩,研究了配置文件的压缩算法和解压缩的硬件结构,在很大程度上减少了配置时间。　　本文分析了FPGA配置数据流的无损压缩算法,而其中一种基于静态字典的位掩码压缩算法具有压缩率小、硬件解压缩速度快和占用资源少等优点。本文正是基于这种压缩算法,并根据FPGA配置数据流的特点,提出了一种改进的压缩算法,使其更适合现有的应用场合。　　首先,针对传统的基于静态字典的位掩码压缩算法,通过分析和实验,确定了本文使用的掩码类型,即(1s,4f)和(2s,2f)。提出了对现有的基于贪婪的字典选择方法的改进,即先使用非贪婪的方法初始化部分字典,剩下的字典仍使用贪婪的选择方法来完成,从而提高字典与数据的匹配性。针对连续出现的配置数据流,使用行程编码对上述压缩的得到的数据流进一步压缩,进而提高了压缩比。　　其次,针对压缩之后的变长码,提出了对其进行了分解和布局,从而形成多个固定长度的压缩码,并按一定的要求存放在片外存储器中,使得解压缩硬件在读取压缩码具有高效率的同时,也节约了硬件资源。　　最后,针对解压缩进行了硬件实现,给出了综合结果;并与其他常用的FPGA配置文件压缩算法作比较,得出了本文采用的压缩算法在保证良好压缩率和较少硬件资源的同时,硬件解压缩的速度具有一定优势,并且工作频率最高可达199MHz。