论文部分内容阅读
随着集成电路技术，尤其是VLSI深亚微米工艺和SoC技术的发展，集成电路设计的规模不断膨胀、复杂程度也越来越高。而验证电路正确性的仿真工具的发展速度明显滞后于集成电路制造工艺的发展速度，仿真成为整个VLSI设计周期的瓶颈。开发VLSI仿真任务内在的并行性，合理地分配和调度资源，即并行分布式仿真是提高仿真精度和缩短仿真周期的有效途径。本文将在逻辑级和电路级讨论并行仿真问题。 并行分布式事件驱动仿真(PDES)的基础是保证各逻辑进程间同步地仿真。本文在原有保守型同步模型Transmix的基础上，设计了一个新的模型——Transmix-M，该模型是同时支持保守机制和乐观机制的混合型同步模型，提高了系统中可并发仿真的逻辑进程（LP）的数量。本文提出了新的计算mft的方法，使Transmix-M成为一个应用透明的模型。在混合型同步模型的具体实现过程中，定义了扩展虚拟时间的概念更为准确地定义了保守逻辑进程执行的安全条件和更为有效地处理了乐观逻辑进程的回溯。此外，Transmix-M还支持根据系统的运行状态自适应地改变逻辑进程的同步机制，以避免逻辑进程的过度阻塞或频繁回溯。 混合型同步模型Transmix-M与保守型的Transmix相比，能够提供更多可并行的逻辑进程，但是如何分配逻辑进程给并行环境中不同性能的处理器，属于并行计算讨论的范畴。合理划分是提高并行仿真速度、降低通信开销的关键。本文分析了已有的逻辑级电路划分算法的优缺点并选择执行效率高、易于实现的F-M算法作为算法原型，提出了TCFM算法，该算法包括聚类方法和改进的F-M算法两部分。优化的初始划分可以加速F-M算法的收敛，TCFM中的两层聚类算法实现对电路初始划分的优化，其中考虑了降低子电路间通信量和工作负载均衡等问题；TCFM中的改进的F-M算法避免了标准F-M算法陷入局部最优划分的可能，实现了全局最优划分。本文采用组合逻辑ISCAS’85和时序电路ISCAS’89的Benchmark对TCFM算法进行了评估，另外通过定义的割边率和通信率来衡量划分算法的通信开销。 在电路级并行仿真部分，本文首先描述了Transmix-M同步模型如何支持电路级仿真，然后提出依据 VLSI设计的物理背景初等变换迭代过程中的Jacobi矩阵为具有块边界特征的形式，以便矩阵中的各子块间可以实现全部和部分地并行。接着给出了求解块边界特征的线性方程组的显式方法和隐式方法，并通过改进修正因子，使改进的隐式方法兼有显式方法迭代步之间关联性更强的优点，最终能够达到加速迭代过程的目标。此外，针对于划分可能带来的奇异矩阵问题提出了解决方案。 在电路级并行仿真的实现中，本文首先定义了计算负载、计算力以及效益估计等概念，用于在静态任务分配算法和动态负载平衡算法中衡量任务负载、机器性能和判断是否进行负载迁移等。本文提出了一个静态任务负载平衡算法NSLBA，并提出动态负载平衡算法进一步提高并行效率，对动态负载平衡调度算法的调度频度、迁移粒度、负载调度阈值等关键参数作了进一步的分析。通过三个典型模拟电路的实验，验证了修正型隐式方法的收敛速度以及静态/动态负载平衡算法对加速比提高的效果。