SRAM编译器的设计研究

• 作 者: 李端梁
• 机 构: 北京大学
• 出 处: 北京大学
• 发表日期: 2009年期
• 关键词: SRAM编译器 灵敏放大器 冗余行列 时序模型

存储器是现代数字系统的基本组成部分，而SRAM作为最基本、也是最重要的易失性存储器，广泛地应用于几乎所有的计算机系统中。近年来，由于工艺技术的成熟和SRAM电路结构的优化，SRAM成为实现嵌入式存储器的主要技术方案。然而，全定制设计的SRAM，工作量大，设计周期长，设计效率低。对大容量SRAM的仿真，现有的软件需要很长的时间，很难满足消费类电子产品的开发周期限制。同时，因为不同应用下的SRAM参数各不相同，无法将SRAM全定制设计成为一个标准单元。SRAM编译器就是解决上述问题的一种半定制的设计方法。它既可以通过程序自动生成不同参数的SRAM，又可以随时修改子模块保证SRAM的性能指标，还能生成一个简化关键电路从而提高仿真效率。本文详细讨论了SRAM编译器的设计流程，主要工作成果可以归结为以下几点：　　
一、提出了一套通用的SRAM编译器设计方法，并据此设计了一套功能完整的SRAM编译器。　　
二、深入研究了编译器SRAM的电路结构，详细设计了存储单元的尺寸，根据SRAM容量和结构的不同设计了两套译码和写入读出缓冲单元结构，采用了二级译码结构和灵敏放大器作为读出缓冲以加快电路速度，引入了冗余行列的结构作为灵敏放大器的控制电路，实现了灵敏放大器的开启时间随着SRAM的容量和结构的变化而变化，很好地控制了存储阵列中的位线延迟。　　
三、提出了编译器程序使用版图单元进行拼接实现全版图的思想，完成了编译器所需的整个SRAM版图单元库设计，该库可以依据实际的性能需求随时对物理库中的单元做出改善与替换。　　
四、提出了一个基于简化SRAM关键电路的快速时序估算模型，构建了关键电路框架，给出了完善关键电路内子电路器件数值的办法，验证了模型的准确率，并根据一系列的仿真总结了时序与SRAM结构参数的依赖关系。