论文部分内容阅读
随着处理器性能的不断提高，使得系统间通信对带宽的要求也进一步提高。在Gbps速率通信中，高速串行通信技术与传统的并行结构相比更具有吸引力，并得到了广泛的应用。在高速串行数据通信系统中，时钟数据恢复电路主要的功能是从输入的数据流中提取出合适的时钟信号，并通过数据重定时恢复出数据，消除在传输过程中引入的抖动和失真，将数据解串后输出以便后续电路进行处理，其性能决定了整个串行传输系统的性能。本文设计了一款基于0.13μm1P8M CMOS工艺，工作在2.5Gbps的时钟数据恢复电路。电路结构上采用了基于半数字双环路的结构，相对独立的频率锁定环路和相位锁定环路，解决了传统的基于PLL结构的带宽折中问题。在时钟结构上采用了半速率时钟方式，降低了环形振荡器的工作频率。在相位锁定环路中，采用半速率Alexander鉴相器，相位的控制与调节由数字电路实现，降低了系统对工艺的敏感度，并且使得设计可以方便的扩展应用到多通道串行通信链路中，通过多通道共享频率锁定环路的方式，降低了整体功耗和版图面积。本文的主要研究内容包括以下几个方面：（1）锁相环电路的原理与传输函数的研究，以此理论为指导设计了一款低抖动的输出频率为1.25GHz的锁相环，其中采用了自偏置的结构，使得电路对电源电压的变化有很好的抑制作用。（2）相位锁定环路的调节以及相位插值单元的研究。分析了相位锁定环路中相位调节的原理，详细分析了影响相位插值器非线性的因素，以此作为指导来设计电路，采用数字电路来控制相位插值单元，从VCO输出的信号中得到相位更加准确的时钟信号。（3）高速模拟电路以及数模混合电路版图设计的研究。对版图设计中需要注意的事项，以及常见的问题和解决的方法做了研究。本设计芯片版图面积为1.97mm~2，其中CDR电路版图面积为0.46mm~2。CDR仿真结果表明，在输入为271的伪随机非归零码（NRZ码）的情况下，系统恢复的时钟的抖动为34.7ps，功耗为53.6mW。