论文部分内容阅读
电可擦除可编程存储器（Electrically Erasable Programmable Read Only Memory-EEPROM）是一种非易失性存储器，在存储器掉电以后，存储在存储器中的数据不会丢失。EEPROM在应用方面有操作简单和存取数据可靠的特点，并且既能像RAM一样随时改写数据，又能像ROM一样能长期地保存信息，因此，它在存储器领域有着广泛的应用。本文针对兼容CMOS逻辑工艺的EEPROM存储器进行了设计与研究。 本文所设计的EEPROM存储器依托于一款电子雷管控制芯片。该芯片在TSMC 0.35μm BCD CMOS工艺下设计并流片，其中包括数字模块、模拟模块以及EEPROM存储器模块。以下是本文所做的工作: 首先，本文对存储器的分类、结构、工作原理和几种常见的存储器进行了简单的介绍，并对EEPROM存储器的隧穿模型进行了详细的说明。 第二，对存储器的系统结构进行了介绍，主要组成部分有外围模拟电路和存储器阵列两大部分。本文考虑到兼容CMOS逻辑工艺的设计要求，提出了一种类浮栅结构的存储单元，实现了芯片中的数字模块、模拟模块和存储器模块在同一标准工艺下设计生产的目的。 第三，分析了芯片中模拟电路与存储器模块中外围模拟电路的设计难点与解决方法。带隙基准电路:利用双极型晶体管的正负温度特性，产生不随温度变化的基准电压和电流。时钟发生电路:在传统的环形振荡器基础上添加数字校准模块，使输出频率稳定在1MHz附近，测试结果最大只有3％的偏差。上电复位电路:该电路在电源电压上升并经过32.5μs的延迟后，给出上电复位信号，在电源电压下降到2.3V时给出掉电信号。升压电路:在传统Dickson电荷泵的基础之上增加了由反馈信号控制的传输管，以更低的阂值损失抬升电压。 第四，设计了与标准CMOS工艺相兼容的96 bits EEPROM存储器，对存储单元的编写和读取过程做了详细说明，并且对存储单元的存储机制和读写时序做了分析。根据芯片流片封装后的测试结果验证了该设计的可行性。 最后，结合本文所设计芯片的布局布线思路讲述了版图绘制规则与版图设计中常见的非理想效应，并给出了芯片的整体版图与EEPROM存储器模块的版图。