基于SoC的通用存储控制器IP核的分析与设计

• 作 者: 李瑞
• 机 构: 电子科技大学
• 出 处: 电子科技大学
• 发表日期: 2008年期
• 关键词: SoC系统 存储控制器 IP核设计 系统接口单元 SDR SDRAM控制器

存储控制器是系统接口单元中连接处理器和内存的一个重要模块,随着处理器技术的发展,双核甚至多核系统的实现已经成为可能,存储控制器性能的好坏直接影响到处理器处理数据能力的强弱,成为制约系统性能改善的瓶颈问题。另一方面,面对内存纷繁芜杂的控制逻辑和时序要求,设计高效的存储控制器实现处理器和内存的透明接口成为系统设计人员所面临的一个关键问题。因此,设计实现满足以上相关要求的存储控制器成为设计人员的一项艰巨任务。
本文的研究从存储技术的基本原理出发,分析了各种存储技术的实现方法和控制逻辑,然后根据SoC技术和IP核设计规则,分析了设计SDR SDRAM控制器IP核所要解决的问题和实现方法。最后,详细介绍了存储控制器IP核的设计方案,包括各个模块具体实现方法,以及仿真波形和分析结果。
本文的主要贡献和创新点：
1.给出了一种较好的适用于不同容量的SDR SDRAM的通用存储控制器的实现方案；
2.给出了实现存储控制器IP核的优化状态机设计方案；
3.设计实现了自有的存储控制器IP核,成功的嵌入到整个SoC系统中。