论文部分内容阅读
随着移动通信技术的发展，使得人们可以很容易的在任何地方，任何时候和任何人进行信息的交互成为可能。现代通信中包含了大量的音视频等信息，实时通信要求对其进行快速的传输。LTE能够达到上行50Mbps、下行100Mbps的吞吐率。众多厂商已经明确表明将LTE作为下一代通信技术的发展方向。
Turbo码在有噪信道中提供了传输的高可靠性，它可以通过最大后验概率译码器进行迭代译码的方法最大限度地逼近香农极限。由于Turbo译码采用的以块为译码和迭代译码的方法，而且由于其中交织器的存在，在译码过程中不可避免的会产生数据延时，这限制了Turbo译码的数据吞吐率。
LTE中的Turbo译码器采用的是无冲突访问交织器，这十分适合对其采用并行译码算法：使用的尾比特自动归零方法可以进一步加速译码的过程。目前对LTE的Turbo译码的硬件实现方法还非常少，因此研究LTE中的高速Turbo译码器的有效实现具有重要意义。
本文分析了LTE中的Turbo码的原理和结构特点，对目前存在的MAP、LOG-MAP、MAX-LOG-MAP等算法进行了理论分析，在此基础上通过合并三个状态，提出了能同时处理三个比特的Radix-8译码算法的计算方法和硬件实现方法。通过对滑动窗算法、并行化算法、Radix-8算法的架构模型进行定点化算法性能分析，得出了LTE中的Turbo译码器的硬件实现定点化长度。
实验的结果表明本文提出的译码算法架构能够达到超过100Mbps的译码吞吐率，是一种能符合LTE技术要求乃至未来更进一步通信演进的高数据吞吐量的译码方法和硬件实现方案。
本文的主要特色如下：
1.针对LTE的Turbo译码器，从硬件实现的角度考虑，采用了并行化算法和滑动窗算法，实验表明当采用四个并行块和长度为16的滑动窗长时，系统误码率性能几乎没有受到影响。
2.提出了一种面向B3G(Beyond 3G)和4G应用的高吞吐率的Radix-8译码实现算法，对其实现原理进行了公式推导。针对Radix-8算法，提出了优化的VLSI实现结构，采用算法级近似和结构级优化减小了其中的关键路径。
3.对基于Radix-8算法，滑动窗算法，并行译码算法的系统架构进行了定点化分析，得出了在硬件资源消耗和性能权衡基础上的定点化长度。基于硬件资源的耗费和误码率性能的权衡的基础上，完成整个译码器的设计。