论文部分内容阅读
直接数字频率合成器(DDS)是一种采用全数字化技术实现的频率合成器,它是以数字取样技术为基础,由相位累加器、ROM查找表、数模转换器和低通滤波器构成。直接数字频率合成技术具有频率切换速度快、频率分辨率高、相位噪声低、频切换时相位连续等优点,已成为现代频率合成技术中的姣姣者。DDS技术广泛应用于航空航天、雷达、仪器仪表、电子对抗、通信等领域。本文利用FPGA完成DDS的设计,DDS技术从相位概念出发,利用采样定理,直接对参考信号进行抽样,得到不同的相位,然后通过数字计算技术产生对应的电压幅度,最后滤波平滑输出所需频率。通过对DDS的频谱分析和仿真,可知实际DDS输出的信号主要受相位截断误差、ROM幅度量化误差和DAC的转换误差等因素的影响。对32位累加器的结构进行了改进,采用流水线结构,可以提高运算速度。在分析传统DDS结构的缺陷的基础上,提出了DDS的改进结构。采用循环累加器结构,以循环相位累加器的溢出信号作为其后地址信号发生器的时钟信号,而不用累加器的高位输出作为地址。这样可以从源头上避免因舍掉余值而引起的频率误差。引入了地址信号发生器,通过对循环累加器的溢出脉冲信号计数来实现ROM查找表的寻址。所以ROM数据表中只需要8个采样点的波形数据,比其他所有算法对ROM表数据的压缩效果都好,且不丢失信号信息,算法简单。只要改变ROM查找表中的数据,就可以方便的产生各种周期波形。并设计了相应的外围电路,DAC转换电路和低通滤波器。用Matlab软件仿真分析了DDS的频谱,用VHDL语言实现了DDS系统各个模块的功能,并在软件quartus II上进行了仿真。电路程序设计采用了“自顶向下”的设计方法,通过模块化设计,使设计流程简单,突出了各模块的功能。通过硬件仿真验证了设计方案的正确,确保了系统的可靠性。将仿真通过的VHDL电路程序,下载到Altera公司的PLD芯片上进行硬件仿真和调试。最后经测试,达到了设计要求。