论文部分内容阅读
Reed-Solomon(RS)码作为差错控制编码中的重要一类码，在现代数字通信和存储系统中有着非常广泛的应用。RS解码算法和相关硬件实现的研究是RS码研究中的核心部分，主要包括了RS的硬判决解码和软判决解码，纠随机错误和纠突发错误等方面。本论文研究了RS码解码算法和VLSI设计的实现。对RS码纠随机错误，突发错误，软判决解码3个方面均进行了较为全面和详细的讨论。
在RS纠随机错误方面，应用最为广泛的是BM算法和Euclidean算法。对于传统的BM算法，通过使用pipeline-interleaving思想，并运用新型的错误估值计算方法，本文提出了PI-iBM和PI-RiBM算法，并给出了相应的PI-iBM和PI-RiBM硬件架构。综合结果表明，与国内外相关工作比较，本论文所提出的两款架构具有高速低复杂度的特点；对于Euclidean算法，通过分析原算法中解码过程多项式的变化，本论文提出了rDCME算法，该算法使用一个简单的状态机来彻底消除了多项式度的计算，从而降低了算法的复杂度，对应的rDCME架构与相关工作相比，在保证高吞吐率的同时，大幅度降低了硬件复杂度。
以上的3款纠随机错误的RS解码器架构都是针对某一个特定的RS码的。在现代通信应用中可以解多个RS码的可配置的通用RS解码器受到越来越多的关注。本文基于rDCME算法，通过优化通用的有限域乘法器，提出了两款通用的RS解码器，分别适用于RS码定义的伽罗华域不变和可变的情况。与国内外相关工作比较，我们提出的2款通用RS解码器在单位面积吞吐率上有着明显的提高。
在RS纠突发错误方面，目前研究界所提出的几个RS纠突发错误算法的计算复杂度过高，不能适用于VLSI设计。本论文从最近的一个新算法入手，通过算法变换，提出了一个非常易于硬件设计的高速低复杂度的RIBD算法。在所提出的RIBD算法的基础上，通过器件复用，本文提出了一个可以同时支持纠突发错误和纠随机错误的复合的RS RIBD解码器结构。这一结构是目前世界上已知的第一个可以纠RS突发错误的结构，并可以满足多种错误类型纠错的需要。
在RS软判决解码方面，本文以一种快速计算的mBM算法为内核，通过优化删除位置的处理路径，大幅度减少了需要执行的内核算法的次数，在此基础上提出了低复杂度高速的FSED算法及相关的VLSI设计。该设计与其它RS软判决解码硬件结构相比，具备较高的吞吐率与较低的硬件复杂度。
与国内外相关工作的比较结果显示，本论文所提出的针对不同情况的7款RS解码器架构在各自的应用范围内均能在速度，复杂度，解码性能上达到很好的平衡，从而为当前数字通信和存储系统中差错控制的RS解码器适用提供了良好的选择。