论文部分内容阅读
长期以来，静电放电(ESD)问题一直是集成电路(IC)产业中一个相当严重的可靠性问题，而ESD保护的设计也一直是IC设计中的一个难点，在这一研究领域国内外的差距很大。随着工艺技术的进步，ESD保护的需求也越来越高，但设计难度却越来越大。如何开发出更好的ESD设计方法来指导工业生产、如何为各种不同的IC产品提供更好的ESD保护、如何突破国外在这一领域的专利壁垒，这是一个学术价值与市场价值兼备的课题。
本文提出了一种新型ESD保护设计方法，它以创新的“复合型ESD仿真”为核心，将工艺、器件、电路等仿真有机地结合起来，极大地缩短了设计周期、提高了设计精度。即使是在受ESD保护结构影响最为严重的射频IC设计中，该新方法依然能够很好地满足设计需求。
在ESD保护器件方面，本文研究了NMOS管和可控硅整流器(SCR)的保护机理和模型，并通过复合型仿真和实验对其ESD保护特性进行了分析。同时，借助新型ESD保护设计方法，本文设计出了多个创新的ESD保护器件，包括：衬底触发式ESD保护结构、NLDD/PHALO辅助式SCR(NASCR)和超低电压触发的双向SCR(UBSCR)等。实验证明，它们在触发电压、导通速度、导通均匀性、ESD保护能力和应用范围上都有了很大的改善，且不会增加任何生产成本，为ESD设计者提供了更好的选择。
在ESD保护电路方面，本文研究了ESD保护结构与I/O设计及全芯片保护的关系，并针对实际应用提出了几类创新的I/O设计和全芯片ESD保护架构，依次是：利用高效的电源钳位电路实现全芯片的ESD保护、高密度引脚IC和多电源IC的全芯片ESD保护以及超小尺寸I/O的设计。这些创新的设计方案在提高全芯片ESD保护能力的同时，大幅度节省了芯片成本。
本论文的研究注重实用性和产业化，各项创新成果均在半导体代工厂进行了实际验证，并已用于产品生产。同时，所有创新成果都已申请了专利。