RFID系统中数字信号处理模块的设计与实现研究

• 作 者: 孙智勇
• 发表日期: 2014年期
• 关键词: 超高频射频识别 数字信号处理 成形滤波器 解码器 帧尾检测

射频识别技术（RFID）被广泛应用于供应链的管理、制造业流程检测、移动物资追踪等物联网领域。但是，RFID系统中阅读器关键芯片的核心技术掌握在国外厂商手中。为了突破技术壁垒，本文开展了基于FPGA的RFID阅读器数字基带的设计并着重对数字信号处理模块中的实现研究与其中的数字信号处理模块，即成形滤波器和解码器进行深入研究。系统为节约频谱资源和减小传输误码率，在发送端中采用了成型滤波器。本文在此基础上提出了一种新型的具有流水线结构的成形滤波器的设计。该滤波器还具有在固定系数下频率可调的特性。论文首先采用MATLAB软件进行仿真和理论分析确定滤波器架构及系数，然后用Modelsim对采用Verilog HDL设计的滤波器进行仿真测试，最后在FPGA上进行了实现、优化。根据对信号频谱的分析，设计的成形滤波器达到RFID系统的需求，同时资源消耗较其它设计有所减少。编码技术能有效提高数字信号信噪比，实现信号同步，因此通信系统多使用一定的编码方式处理收发的数据。这就需要信号的接收端有一个高效的解码器。论文首先分析了无源RFID阅读器接收端对解码器电路的设计要求，深入探讨了现有的解码器的优缺点。接着，文中提出了一种新型检测信号帧尾的方案，并通过对已有解码器的深入研究，设计了采用此帧尾检测机制的高速解码器结构。最终，解码器在FPGA平台上得到了实现。实现结果表明，本文设计解码器能使40KHz传输频率下的信号解码延时从大于12.5us降低到2us。本文设计的数字基带与射频部分、上位机软件部分进行了联调。数字基带是RFID系统的中间环节，既要与射频部分进行信息交互，也要与软件系统进行通信。本文对具体的接口设计进行了介绍，分析了系统实现上的难点。最后，无源UHF RFID系统联调成功。同时，本文对系统的测试结果进行了详细分析。