论文部分内容阅读
随着云计算、大数据、移动互联网等新技术的兴起和普及,人们对数据传输速率的要求日益增加。由于传统的并行传输很难实现高速传输,串行通信链路逐渐成为主流的传输方式,SerDes技术也因为抗干扰能力强、传输速率高及成本低等优点在高速数据传输系统中逐渐取代并行接口技术。另一方面,由于信道非理想特性引起的码间干扰是影响数据速率提高的关键因素,利用均衡技术来补偿信号失真成为SerDes系统中关键部分。因此,对于SerDes系统和均衡技术的研究具有重要的应用价值。本文首先研究了高速串行系统建模,包括基于Matlab平台的预加重和连续时间均衡器的建模和基于ADS平台的高速串行链路中的组合均衡器的建模。通过Matl ab建模验证了预加重和连续时间均衡器的功能,并分析了不同参数对预加重和连续时间均衡器性能的影响。通过基于ADS平台的仿真分析了高速串行链路中的组合均衡器,比较了不同结构的组合均衡器的性能。仿真结果显示,从实现和均衡效果两方面折衷考虑,CTLE+2-tap DFE结构是一种较好的组合均衡器结构。本文还采用018μmCMOS工艺设计了10Gb/s的自适应模拟均衡器。为了拓展带宽,高频补偿滤波器采用了源级退化和并联峰化技术实现。自适应则通过比较转换时间来产生控制信号反馈给均衡滤波器实现。该自适应模拟均衡器已经流片,包括焊盘在内的芯片面积为069x0.65=0.45mm2。后仿真结果表明,经过18英寸PCB信道的10Gb/s伪随机序列,码间干扰严重,眼图已经基本闭合,在经过自适应模拟均衡器后,眼图得到了一定的改善,表明本文的自适应模拟均衡器能够减小码间干扰,提升信号质量,改善信号眼图。在数据速率不断增加的趋势下,本文的研究对于高速串行系统和自适应模拟均衡器的设计与实现具有重要意义。