论文部分内容阅读
4H-SiC以其优越的物理特性和电学特性，是新一代电力电子器件的热门候选材料。作为最具代表性的功率器件，4H-SiC基金属-氧化物-半导体场效应晶体管(MOSFET)广泛应用于电动汽车、高端开关电源以及高功率电机驱动等。同时，UMOSFET具有较高的功率密度和反型层载流子迁移率，可以进一步降低芯片尺寸以及封装难度，已成为下一代SiC基MOS器件的研究重点。本论文针对目前SiC MOSFET面临的关键问题，从MOS界面模型建立、UMOSFET设计与研制、新型场效应晶体管的仿真设计等方面展开基础性的研究: 1.首先对4H-SiC MOS界面的散射调控机制展开理论上的研究，包括固定氧化物电荷、界面陷阱、及其高温高场下的散射调控机制。针对NO气氛退火的4H-SiC平面和沟槽型MOS电容的界面电学性质开展对比性研究。同等NO退火条件下(11(2)0)和(1(1)00)面的侧壁MOS电容，导带底以下0.3eV处的界面态密度为2×1011cm-2eV-1，远低于(0001)面的界面态密度。平面型MOS电容在栅氧化电场为7MV/cm时发生F-N隧穿;然而沟槽型MOS电容的在较低电场4MV/cm发生P-F的漏电。这些结果对深入理解SiO2/SiC界面的迁移率限制因子及其长期可靠性提供了参考意义。 2.设计穿通型4H-SiC UMOSFET的结构。提出穿通因子为0.75的外延层厚度优化准则。通过减小元胞尺寸、栅槽宽度等降低器件的Ron，sp·CIN，SP值，从而降低静态功耗和动态开关损耗。提出几种适合于多层外延结构的刻蚀终端结构。为了提升氧化层可靠性并降低开关损耗，提出BPL-UMOSFET的器件结构。其具有低于0.5μm的短沟道，而且消除p型离子注入从而降低器件制备的复杂度和减少对沟道区域的注入晶格损伤。栅压为20V时的比导通电阻Ron,sp=2.33mΩ·cm2，比传统的UMOSFET（无BPW）降低81.6％，因而具有较高的巴俐伽优值1100MW/cm2。BPL-UMOSFET沟槽底部的峰值电场为1.03MV/cm，大大提升器件反向阻断时的栅介质可靠性。另外，器件动态转换的开关损耗约为18.84mJ/cm2，相比于传统UMOSFET（有BPW）降低28％。表明所提出的器件对于中等电压的电力电子转换领域具有较大的应用潜力。 3.4H-SiC穿通型UMOSFET的流片工作。改善了沟槽侧壁的粗糙性，并利用圆弧化槽角的工艺以提高器件的鲁棒性。采用Ni/Ti/Al多层金属同时形成n/p型欧姆接触，降低了器件的工艺复杂度。单元胞的芯片在VGS=14V时的比导通电阻Ron，sp约为1.5Ω·cm2;而多元胞的芯片在VGS=14V时，比导通电阻约为5.2Ω·cm2。通过实验结果和仿真结果比对，估算沟道有效迁移率约为3cm2/V·s。由于沟槽底部较薄的氧化层，当漏电压为346V时展现出栅泄漏电流，这与仿真结果基本吻合。 4.研究了1200V4H-SiC DMOSFET的动态开关性能。较低栅驱动电阻可以提升器件的dI/dt能力，但会引起较高的栅极电压震荡现象，因而不利于SiC MOS栅介质的长期可靠性。建立SiC MOSFET的器件物理模型，获得开关转换的解析结果与实验结果的吻合。提出一种刻蚀JFET的4H-SiC DMOSFET结构，其米勒电荷相比于传统的结构降低约58％，因而器件的开关速度得到提升并且动态损耗得以改善。这些工作对进一步理解SiC MOSFET的开关机理及其高频、高温应用的可靠性问题具有一定的指导意义。 5.对AlxGa1-X/4H-SiC异质结构展开理论性的研究。基于极化理论，可以在AlxGa1-xN/4H-SiC界面获得高密度和高电子迁移率的2DEG。栅压为2V时的沟道面电荷密度为1.1×1013cm-2，器件的最大饱和漏电流为1500mA/mm。AlxGa1-XN/4H-SiC的2DEG迁移率在室温300K时为1120cm2/(V·s)，高温500K仍然保持着较高的迁移率423cm2/(V·s)。对4H-SiC超结IGBT的关态损耗展开研究。超结器件内部寄生的pnp晶体管使得柱区的电导调制效应受到调控。对于中压和高压器件，优化p发射极掺杂浓度分别出现对应的最小关态损耗。由于漂移区电子电流和空穴电流的相互作用，超结IGBT分别呈现出不同的关态损耗与温度的相关性。这些新型器件的设计与仿真为提升SiC基功率转换器件的性能提供了重要依据。