论文部分内容阅读
近些年，随着物联网、可穿戴设备、便携式医疗电子、“车联网”等的爆发式增长，越来越多的嵌入式系统，如智能电表、便携式医疗电子等，正转向高性能嵌入式计算（High Performance Embedded Computing，HPEC），对嵌入式处理器提出了低功耗、高性能、低成本的要求，而片上多核心正成为解决该问题的核心技术之一。 正是针对当前嵌入式市场同构多核产品缺失的现状，IMS-DPU项目希望通过设计一款同构双核处理器，进而深入探索多核处理器指令集架构定制、数据一致性、核间通信、在线调试、中断分配与处理、低功耗设计与实现方法、验证方法、操作系统等关键技术。本文作为IMS-DPU项目组成部分，目标是从系统级、指令级、设计级到物理实现级多个方面完成IMS-DPU的低功耗设计与实现: (1)通过调研智能电表、便携式医疗电子等应用的运算需求，分析了包括FFT，FIR、除法在内的常见算法，制定了除法、并行计算等指令，可有效降低代码密度。代码密度标志着访存请求的频繁程度，而取指操作一般占据嵌入式处理器功耗的40％以上，低代码复杂度意味着更低的功耗。 (2)结合定制指令集架构，确立了IMS-DPU系统架构，包含两个带有独立数据缓存的RISC内核，基于改进MESI协议的侦听控制单元(SCU)，基于UART的在线调试单元(OCD)，中断分配与控制系统等。作为该架构一部分，本文规划设计了系统功耗管理模块，并完成了控制通路和执行单元的低功耗设计。 (3)本文采用Synopsys流程，结合低功耗实现方法完成了IMS-DPU的逻辑综合、扫描链插入、版图设计以及Sign-off，并使用GSMC18STDLIBM6工艺流片，采用64 LQFP封装，工作频率100MHz，面积3.5×3.5mm2，功耗109.4mW。 (4)结合开发的启动引导程序，完成了IMS-DPU系统的功能仿真、FPGA原型验证。并在流片后设计了PCB测试版，对芯片进行了包含启动引导程序、逆序排序算法等在内的测试，芯片可正常工作。