论文部分内容阅读
当今社会中，随着信息技术的发展，数字电视、计算机和通信三大传统产业的互相渗透和融合，使得视频信息的传递日益成为人们通信的重要内容之一。但是由于视频信息本身就非常庞大的特点，以及网络带宽承载能力的限制，制约了其在便携设备上的传输实现。所以，视频信息的编码压缩成为视频传输的一个至关重要的环节。
H.264视频压缩技术做为目前最优秀的流媒体压缩技术，无疑成了人们研究的重点。用FPGA等硬件加速处理来实现替代软件的低速问题是目前的一项普遍技术。但是，由于H.264编码实现的复杂性，导致其硬件实现的支持环境相当复杂，其特有的色度空间YUV向RGB转换也是各个机构研究的重点。
另外，传统视频编解码器中大多数没有集成加密系统，少数有加密模块的系统中又绝大部分采用的是基于状态机和流水线技术的3DES加密方式，本身流水线的3DES设计方案的硬件实现就非常复杂，如果再将H.264编解码器集成到其中，那么系统的硬件资源使用量相当客观，而且，就目前的网络状况来说，根本承载不了这样的处理速度。所以，适当降低速度，精简芯片资源和系统的复杂程度、降低成本是本论文研究的出发点。
基于FPGA视频压缩的精简3DES加解密系统，主要以精简硬件结构和资源为目标，设计一个精简的3DES系统，与传统的以吞吐率为目标的流水线模式3DES加解密系统相比，具有消耗硬件资源小，性价比突出的优点。同时该系统利用FPGA的片上存储器模块，在S盒的设计上采用可重构技术，使整个系统具有了更高的安全性与可靠性。在系统的视频处理模块中，首先对庞大的YUV原始数据流进行H.264编码的3gp格式封装，然后通过精简3DES模块的加密，使得传输过程更加安全可靠。该精简3DES加解密芯片可广泛应用于便携终端设备。