论文部分内容阅读
随着微机电系统(Micro-Electro-Mechanical System，MEMS)技术的发展，基于MEMS技术的电容加速度计由于成本低、体积小、功耗低，已成为加速度计主要发展方向。读出电路作为连接传感器和电路处理系统的桥梁，是目前限制MEMS电容加速度计性能的瓶颈。开环MEMS电容加速度计读出电路结构比较简单，但在系统带宽、线性度和动态范围等方面受到很大的限制，在高精度、大量程的应用中往往不满足要求。因此研究高性能的闭环加速度计读出电路，具有十分重要的现实意义和应用价值。 课题针对高精度、高线性度以及良好稳定性要求的应用领域，基于一款现有的加速度计传感器敏感单元的参数，提出一种具有良好线性度和较大动态范围的闭环MEMS电容加速度计读出电路的设计方案。论文按照自上而下的原则，首先对MEMS电容加速度计传感器的工作原理和检测模型进行深入的学习，分析现有读出电路的结构特点，总结读出电路的发展现状，在此基础上对闭环读出系统的性能进行详细的研究，讨论各种非理想因素及解决方法;其次根据系统的指标要求确定电路的结构参数，借助Matlab软件建立了读出系统的数学模型并进行行为级仿真，基于系统仿真结果实现各个模块的电路设计;最后在考虑亚微米工艺非理想因素的基础上完成读出电路的版图设计。 论文的主要贡献在于通过静电力反馈的闭环结构来提高读出系统的线性度，采用开关电容电荷放大方法减小寄生电容对检测电压的影响，利用相关双采样技术，降低电容电压转换电路的运放失调和闪烁噪声，引入PD补偿电路对传感器的二阶系统函数进行调节，保证系统的稳定性。完整的设计基于TSMC0.35μm2P4M CMOS工艺，后仿真结果表明:在5V供电电压下，读出电路实现了±1.8g的量程，灵敏度为900mV/g，在0～200Hz的信号带宽内，电路的输入等效噪声密度为3.2μg/√Hz，非线性度小于0.7％。 论文的研究成果达到设计指标要求，为国内高性能MEMS电容加速度计读出电路的研究领域提供一定的参考借鉴作用。