论文部分内容阅读
信道编码技术是保证通信系统可靠性最有效的技术之一。LDPC码作为一种兼具理论性与实用性的信道编码技术,它因为其接近于香农限的性能已经被越来越多的研究人员所关注。在使用LDPC码作为信道编码的实际通信系统中,如何保证LDPC码编译码部分有良好的性能和较低的实现复杂度是必然要考虑的问题。本文将从低复杂度的角度,致力于研究LDPC码的编译码算法及其硬件实现。首先,本文对LDPC码的现有理论框架进行研究,包括LDPC码的定义及Tanner图表示、LDPC码的构造方法、LDPC码的编码算法、LDPC码的硬判决和软判决译码算法,为后续的研究打下理论基础。接着,对各种软硬判决译码算法的性能,以及一些译码参数对性能的影响进行仿真。其中,重点数序推导了LDPC码的软判决译码算法的译码过程,通过逐步推导几种经典近似代替的简化译码算法,指出了推导过程中近似代替译码算法存在误差的原因,探究补偿该误差的办法。其次,在对现有软判决译码的推导分析后,提出了两种改进的低复杂度译码算法。第一种是在最小值与次小值前加入不同的归一化因子的INMS译码算法,该算法在不提升复杂度的同时,有一定的性能增益。第二种是一种利用噪声方差估计次小值的IEMS算法,而后又讨论了混合两种改进算法的IENMS算法;IEMS算法与IENMS算法均在仅损失了较少的性能的前提下,降低了2(log 1)rM?d?-??次加法运算。该方法可以广泛应用于需要高速译码,而对于性能要求没那么严格的场合。最后,对LDPC码编译码进行硬件实现。选取CCSDS标准中基于近空应用的(8176,7156)码的子码(8176,7154)码进行编译码的硬件实现。在对LDPC码的各种编译码电路进行了详细分析之后,根据选定的码型,提出了一种七位并行输入的高速编码方式,并按照模块化的思想进行了硬件实现。在对各种译码框架进行了详细的研究后,根据选定的码型设计了部分并行的译码实现框架,其存储模块的通用化设计使该译码器适用于多种LDPC码的译码。