论文部分内容阅读
随着INTERNET应用的迅猛发展，使得对数据传输速率的要求不断提升。以太网作为最为成功的局域网技术顺应了这一需求，并和光纤传输技术的发展相互融合，产生了采用光纤作为传输媒质的以太网系统。由此以太网的传输速率提升至千兆乃至万兆比特率，并且支持全双工工作模式。1999年和2001年分别制定的IEEEg02.3z千兆以太网标准和IEEEg02.ae万兆以太网标准有力地推动了以太网的发展，使其应用范围从局域网扩展到了城域网和广域网，从而成为了当今最主要的网络技术。
千兆和万兆以太网物理层专用芯片的设计是实现网络传输速率及性能提升的关键。由于其中包含有编码、解码、时分复用与解复用、时钟产生、分配以及数据驱动等多种复杂的数模混合电路，存在有诸多的设计难点和课题。因此干兆和万兆以太网物理层收发系统芯片的设计便成为了工业界和学术界研究的热点。
本文针对这一研究热点，在总结前人工作的基础上，在国家863项目“10Gbit/s以太网物理层上下行接口处理芯片研究”(2001AA121074)的支持下展开研究。依据千兆和万兆以太网标准所定义的规范，本文研究并设计、实现了具有自主知识产权的CMOS单片集成的数模混合物理层全双工收发芯片，以及收发系统中关键的时分复用并串转换电路、时分解复用串并转换电路、锁相环频率综合器、时钟提取、数据判决以及分频器、压控振荡器等多种数字和模拟集成电路。所有设计的芯片都完成了在晶片测试，并且大部分芯片还完成了封装测试，测试结果达到了设计要求。并在此基础上对推进芯片的产业化设计作了有益的尝试。
在研究过程中共申报了三项发明专利：其一为“千兆以太网物理介质附加子层数据传输方法及装置”(专利申请号01134134.3)，其二为“时分复用可编程复接装置”(专利申请号02138214.X)，其三为“8B/10B编码的实现装置”(专利申请号200410014297.3)，且第一项发明已获得了专利授予权。
本文对于设计具有我国自主知识产权的千兆和万兆以太网物理层收发系统集成电路具有积极的推动作用。