论文部分内容阅读
集成电路进入纳米工艺时代以来,工艺复杂度越来越高,新材料、新器件不断被引入,制造工艺偏差的影响不断增大,这些新问题的出现给纳米工艺下成品率预测和测试结构设计带来了新的挑战。测试结构作为成品率研究的重要工具被应用在产品开发的多个阶段,如电路参数的提取、缺陷及故障的检测、版图设计规则的制定及优化、工艺设备性能的评估等。测试结构对缩短集成电路工艺开发周期、提高产品成品率、降低产品成本,都有着非常重要的作用。在前人对成品率及测试结构相关研究成果的基础上,本文进行了以下几项测试结构方面的研究工作：1.提出一种考虑置信度和估计精度的通孔链测试结构设计方法。本文为了提高参数提取的置信度和估计精度、减小通孔链测试结构设计中统计随机性对于参数提取的影响,提出通过大数定理和De Moivre-Laplace定理确定通孔链测试结构中通孔总数量和单个通孔链中通孔数量的取值范围；研究了在考虑面积优化时确定通孔总数量和单个通孔链中通孔数量的最优组合的方法。蒙特卡罗仿真和晶圆实验验证了该设计方法有着良好的性能。2.提出考虑置信度和估计精度的蛇形测试结构设计方法。本文依据大数定理和林德伯格——列维定理确定了蛇形测试结构的总面积和每个蛇形测试结构面积的合理取值范围；研究了以面积优化为导向的蛇形测试结构总面积和每个蛇形测试结构面积的最优组合的确定方法。本文改善了互连层平均缺陷密度测量的准确性和经济性,可以在给定的置信度和估计精度下,使测试结构面积配置达到最优。3.提出使用伪晶体管阵列测试结构提取栅氧化层短路缺陷密度。本文提出了与正常晶体管制造工序和结构相同的伪晶体管阵列测试结构,用于提取栅氧化层短路缺陷密度参数。伪晶体管阵列结构可以模拟正常晶体管的缺陷形成过程,而且更加容易识别栅氧化层缺陷。实验结果表明,这种伪晶体管阵列提取的群聚效应下栅氧化物短路缺陷密度用于相同工艺其他产品的成品率预测时,预测数据与电测试数据有着很好的匹配度。