论文部分内容阅读
该文首先论述了在密码通信系统中采用硬件加密的必要性,并从可编程器件的性能、EDA开发工具和硬件描述语言输入方法等三个方面探讨了实现硬件加密的可行性;利用FPGA 技术实现了分组密码DES算法和序列密码Pless体制,分析了相应的各种仿真波形和资源利用情况,并给出了DES算法的三种不同的硬件实现方案以及每种方案各自能够达到的最大加解 密工作速率;最后以Pless体制为基础构造了一个以用示波器进行验证的实时加解密系统.