论文部分内容阅读
相变存储器(Phase Change Memory，PCM)是一种基于硫系化合物材料在晶态和非晶态间的阻值差异来存储数据的非易失性存储器。作为公认的最有潜力的下一代非易失性存储器，PCM具有存储密度高、操作功耗低、数据保持能力和耐写寿命强、制造工艺与标准CMOS工艺兼容且具备工艺可持续微缩性等显著优点。近十几年来，相变存储器作为大容量存储设备及嵌入式存储器已经得到广泛研究，甚至已经部署在应用产品中。本文的研究内容有别于传统独立式或者嵌入式相变存储器的实现，本文围绕相变存储器工艺，重新设计片上系统中的时序逻辑与存储电路，使之具备就地保存数据和立即恢复的能力。本文的主要研究内容如下: 1.基于相变存储器工艺技术，提出了以二极管为选通管和接触孔编程的掩模ROM的芯片设计和实现，包括:二极管存储阵列结构和操作方法，字线位线译码结构，读出电路，错误检测和纠错(ECC)电路、外围SPI接口、循环冗余校验(CRC)的数字电路实现。该芯片在中芯国际40nm CMOS工艺下流片并得到验证，在2.5V操作电压下实现了较低的芯片待机功耗和阵列待机功耗。当SPI时钟周期达到50ns时，16Mb掩模ROM芯片的字节良率能够达到100％。1D0R ROM芯片是从1D1R相变存储器工艺中衍生出来的产品，二极管的实现方法及工艺与1D1R PCM完全兼容，因而不会产生任何额外的成本，存储密度极高，它也是目前已知单元面积最小的商用ROM产品。因此，该掩模ROM在SoC芯片中以IP形式是非常有应用前景的。 2.基于嵌入式相变存储器工艺技术，结合逻辑电路中最重要的触发器，提出了以2T2R单元作为存储的非易失性触发器电路的研究和设计，本文详细分析了三种非易失性触发器电路结构及其操作原理和时序，并进一步给出了三种电路结构的恢复可靠性。同时，本文还阐述了应用该NVDFF电路的片上系统组成及将该NVDFF集成到数字电路设计的主要流程，同时本文还提出了应用该NVDFF电路的32位非易失性计数器电路的设计和实现。 3.基于嵌入式相变存储器工艺技术，结合两种传统存储器，提出了以8T2R为存储单元的非易失性SRAM电路和2T2R为单元结构的非易失性CAM电路的研究和设计。本文分别首先对现有技术进行研究和分析，选择出适用于相变存储器的单元结构，并对其单元结构的操作原理、关键电路设计、整体架构、版图实现等方面进行了详细描述。从仿真结果来看，本文所设计的两种非易失性存储器均达到预期的设计目标。 4.本文进一步研究了嵌入式相变存储器在人工神经网络芯片方面的应用。设计专用芯片来模拟人脑神经元和突触的电子活动是目前该领域中非常活跃的研究方向。本文根据生理突触和神经元的结构，提出了一种非易失性突触存储阵列及神经元电路的电路设计方法，与传统突触存储阵列相比，本文设计的突触存储阵列具备非易失性，且可以同时通过轴突和树突字线选中的方式对突触权重进行更新。本文还完成了一种神经元电路的设计，该神经元具备整合放电和学习的能力。在完成该芯片的流片和测试工作之后，将更多神经元和突触存储阵列以全局的、分布式的片上或片外的连接方式来构建更复杂的网络来模拟大型神经网络，最终目标是实现认知、学习和识别功能。