论文部分内容阅读
数模转换器(DAC)是数字处理器控制外部模拟世界的重要单元。随着便携式设备的广泛使用和植入式医疗应用的发展，要求DAC的功耗越来越低、工作电源电压越来越低，而对速度和分辨率的要求并不是越来越高。在一定分辨率下，速度越高消耗功耗越高，功耗越低能达到的最高速度越低。所以对于植入式或便携设备应用的DAC，首先要求其低功耗以保证足够的续航时间，然后追求所需的更高速度。针对较高分辨率需求下功耗与速度折衷的问题，现有的结构有电阻分段式、电阻电容混合式、小电流值电流舵式，但它们都没法很好解决较高分辨率、低功耗与中等速度的折衷问题。其次，在较低的工作电压下，芯片输入输出可利用信号的摆幅要接近或达到地电平和电源电压，否则信号的摆幅会过小而容易受干扰，导致信噪比较差。所以，便携式和植入式实际应用对DAC提出两个要求，（一）需要对分辨率、功耗、速率之间进行更好折衷，（二）在较低的工作电压下，需要将输入输出信号达到满摆幅，（三）较高的输出线性度。 论文提出了一种新型的采用电阻串和电流源阵列混合结构数模转换器(R-IDAC)，它为植入式或便携式的应用提供了一种有效的折衷方案。 针对功耗问题，本文提出了一种采用功耗控制逻辑电路的低功耗R-IDAC，它能提高电流舵单元的电流利用效率，从而进一步降低功耗。在我们早期的R-IDAC中，电流舵子模块的输出是单端输出，不管输出高低，电流单元都工作在饱和区。这种方式虽然能保障速率，但功耗较大。为解决这一问题，本文提出一种提前导通机制的R-IDAC，即提前导通逻辑控制电流舵中的电流源单元，在电流源输出为低时关断电流源。当电流源输出从低变高时，提前一个时钟周期通过冗余通路导通该电流源。这种方法既能降低功耗，也能保证足够的响应速度。 针对问题输出摆幅问题，本文提出了一种提高输出信号摆幅的方法，适用于基于单端电压输出的电流舵数模转换器(I-DAC)的DAC。早期提出的R-IDAC，其最小输出电压受电流源单元内部偏置电压限制，为0.4V，约为1.2V电源电压的30％。这种较小摆幅的情况限制了R-IDAC在低电源电压的应用，这一问题也是单端电压输出I-DAC的通病。为了解决这一问题，本文为I-DAC设计了一种电压控制电流源(VCCS)以降低其最小输出电压，从而提高其单端电压输出摆幅。VCCS的输入电压和电流源阵列单元的偏置电压相同，VCCS提供一个为消除I-DAC偏置电压影响的匹配电流。通过这种方式，我们可以设计I-DAC单端输出电压的最小值。VCCS的输出通路采用了共源共栅结构，它能降低I-DAC的输出变化对VCCS输出的影响。在VCCS内部以及它与I-DAC之间，都采用匹配设计。这些匹配降低电路对工艺、电源电压和温度(PVT)的敏感。 针对功耗和输出摆幅问题，本文提出了一种基于电流换向模块的满摆幅低功耗R-IDAC。它采用了电流换向模块来消除原R-IDAC的最小输出电压无法低于0.4V的问题，可以实现满摆幅电压输出;数字输入的最高有效位控制电流舵输出电流使其能双向流动，在相同摆幅的情况下，所需要的总电流是早期提出的I-DAC的一半，从而降低了功耗。 针对输出线性度问题，本文研究了R-IDAC中的失配所引起的非线性特性，以及输出运放的非理想特性。首先，构建了包含匹配单元失配的R-IDAC模型，引入了一种仿真算法，其结果表明线性度随着分段比值（k/m）提高而变差。其次推导了非线性性能DNL/INL与匹配精度的数学表达式，研究了分段值与匹配精度值对动态性能的影响，根据所推导出的表达式，设计人员能够快速完成分段策略和匹配精度设计。通过将电阻与电流源阵列的等效匹配精度位数分别设计为k+4与m+2k+2，实现了R-IDAC非线性性能小于1/2LSB的结果。最后，本文设计和测试了三种不同匹配精度的样品，测试结果支持所提出的理论。为了研究输出运放(OP)的非理想因素对输出线性度的影响，本文分析了包含非理想OP模型在内的R-IDAC等效电路，推导了导致输出偏差的公式，并对影响因素进行了量化分析，理论分析结果表明，提高OP的开环增益是减少OP非理想因素影响、减少输出偏差的关键，60dB的开环增益可以满足约10位分辨率R-IDAC的要求。