论文部分内容阅读
随着集成电路(IC)制造工艺的不断进步，电子系统正朝着高频高速、多功能小型化方向发展，但传统的封装互连结构的带宽和时延严重限制了系统整体速度的提高。一方面，复杂多层不同材料构成的异质互连和封装结构中阻抗不连续传输路径引起的谐波延迟、反射、损耗、串扰将引发时序、噪声和电磁干扰等信号完整性(SI)问题；另一方面，互连和封装结构中单电源分布网络中的寄生电感和电阻引发的瞬态同步开关噪声(SSN)/地弹噪声对高速信号产生影响，形成信号电平波动，多电源分布网路中的寄生电容在相邻电源网络间引发串扰从而影响了信号传输质量。
本文以高频高速系统级封装(SiP)为背景，考虑包含有源芯片、无源贴装元件、基板及埋置元件在内的多层电子系统的SI问题，立足于电磁场理论、电路理论以及微波网络理论，建立起准确、快速的SI设计与分析方法。本文在理论和应用方面所做的工作主要包括：
一、定义了高频高速电子系统的特征，论述了“高频”和“高速”的区别与联系；明确阐述了SI设计的对象和目标；基于电路仿真的方法，对时延、反射、损耗、串扰、SSN、电源滤波等SI问题的形成机制和抑制方法进行详细的讨论分析，给出了相应的设计规则。
二、扩展广义传输线方程(GTLE)在复杂多层异质结构中的应用。本文创新地将现有GTLE的适用范围推广到了复杂三维多层异质结构中，并通过增加有源项来描述单导体截面突变处的辐射和多导体间的串扰，给出了该条件下GTLE的边界条件；基于广义传输线理论，研发了一项用于系统级封装中SSN抑制和芯片间电源噪声隔离的基板埋入式高频宽带低通滤波器技术，提出了一种替代传统滤波网络的新型滤波结构。与传统的滤波网络技术相比，该项新技术减少了滤波网络的元件数量，增大了封装基板的布线空间，有效减小了封装尺寸；该款新型滤波结构被应用于一款3.125Gbps×4通道高速并行光互连模块的研制中，将光模块的封装尺寸从长3cm×宽3cm×高1.5cm缩小为长2.5cm×宽1.6cm×高1.5cm，降低了其单电源网络的输入阻抗，抑制了高速数字芯片的SSN，增大了接收和发射部分电路电源网络间的隔离度，在DC～10GHz范围内，电源网络间隔离度低于-30db，解决了小尺寸封装下，高带宽高速芯片间的电源串扰问题。
三、基于散射(S)参数的SI设计方法研究。基于推广后的GTLE，首次提出广义传输线的剖分规则；通过对剖分后的各部分简单互连结构的物理建模，以实现互连通道最小阻抗不连续为目的，基于电磁场全波仿真，对容性阻抗失配和感性阻抗失配结构进行补偿设计，总结出有效的设计规则；综合电磁场、电路分析方法和微波网络理论，基于各段无源互连结构的S参数模型、有源芯片和无源器件的SPICE或IBIS模型，建立起一套用于系统级封装中能够准确、快捷地进行S1分析的场路混合设计方法；该方法被应用于一款6.25Gbps×12通道光互连模块的电学设计，达到了单通道231-1伪随机码6.25Gbps传输速率下OM2光纤带传送100米误码率低于10-12的性能指标。
四、基于测量技术的SI优化方法研究。基于叠加原理，提出了广义传输线阻抗不连续结构的定位方法；创新的设计了用于比较封装材料高频特性的分段式传输线测量结构，通过对测量的S参数进行数值分析比较，指导封装材料的选择；对互连通道的物理结构单元与眼图参数的关系进行了研究，首次给出了基于眼图参数的非物理RLCG参数SI优化方法；该优化方法被应用于一款10Gbps×4通道光互连模块的优化设计，增大了眼图的张开程度，使用OM3光纤带可以实现单通道传输10Gbps231-1伪随机码150米误码率低于10-12的商用性能指标。