论文部分内容阅读
模数转换器(ADC)作为模拟世界与数字世界的接口，其作用是将自然界中的模拟信号转化为数字信号，利用数字信号处理的可靠性高、精度高、稳定性好的特点来处理传统的模拟信号。随着计算机技术和数字信号处理(DSP)技术的高速发展，ADC在现代雷达、电子战设备和通信系统中起着举足轻重的作用，并伴随着数字信号处理能力的提高，系统对ADC的性能要求也越来越高，毫无疑问ADC的处理速度已成为制约系统性能进一步发展的关键因素。在很多应用中，要求ADC的速度达到GHz以上，发展超高速ADC成为研制ADC的必然趋势。本论文正是针对上述趋势，以时间交错采样超高速ADC为主要的研究对象。在深入分析当今时间交错超高速ADC理论和技术原理的基础上，成功设计了一款时间交错超高速ADC，并对其中的关键技术进行了详尽的讨论和研究，主要包括：首先，对现行时间交错ADC的理论及主流实现技术进行了分析讨论，主要从时间交错采样结构、低抖动多相时钟、通道间失配分析以及校正技术等方面去展开。目的在于对时间交错超高速ADC有一个整体的把握，为下一部分实际项目的设计做好铺垫。其次，在以上理论分析的基础上，采用主流设计技术实现了一个2通道8-bit采样率为2GSample/s的时间交错ADC。技术实现方案上，主要侧重分时采样ADC设计，包括：两路分时采样架构设计、高精度低抖动时钟产生电路设计、高速接口电路以及通道间的数字校正和串行数据接口(SPI)补偿设计；而单核Sub_ADC设计主要依据是根据超高速ADC的特点，选定折叠插值结构来实现子ADC。针对实际产品的使用情况，论文还提及了可靠性及高速封装设计。最后，所设计的2通道时间交错ADC采用0.35μm BiCMOS工艺实现。实际产品测试结果：采样率为2GSPS，信噪比SNR≥43dB，有效位ENOB≥6.9个，微分误差DNL≤±0.5LSB，积分误差INL≤±0.8LSB，无杂散动态范围SFDR≥50dB，功耗P≤1.8W。很好的满足了开题时提出的指标，达到了研究设计目的。